(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】2018085846
(43)【公開日】20180531
(54)【発明の名称】電源装置及び画像形成装置
(51)【国際特許分類】
   H02M 3/28 20060101AFI20180427BHJP
   G03G 21/00 20060101ALI20180427BHJP
   G03G 15/00 20060101ALI20180427BHJP
【FI】
   !H02M3/28 K
   !G03G21/00 398
   !G03G15/00 680
【審査請求】未請求
【請求項の数】13
【出願形態】OL
【全頁数】20
(21)【出願番号】2016227808
(22)【出願日】20161124
(71)【出願人】
【識別番号】000001007
【氏名又は名称】キヤノン株式会社
【住所又は居所】東京都大田区下丸子3丁目30番2号
(74)【代理人】
【識別番号】100123559
【弁理士】
【氏名又は名称】梶 俊和
(74)【代理人】
【識別番号】100177437
【弁理士】
【氏名又は名称】中村 英子
(72)【発明者】
【氏名】小林 隼也
【住所又は居所】東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
(72)【発明者】
【氏名】室伏 光英
【住所又は居所】東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
(72)【発明者】
【氏名】林崎 実
【住所又は居所】東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
(72)【発明者】
【氏名】中野 圭介
【住所又は居所】東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
【テーマコード(参考)】
2H171
2H270
5H730
【Fターム(参考)】
2H171FA05
2H171GA09
2H171GA34
2H171HA02
2H171JA15
2H171JA35
2H171MA12
2H171MA16
2H171QA02
2H171QA08
2H171QB15
2H171QB32
2H171SA11
2H171SA12
2H171SA19
2H171SA20
2H171SA22
2H171SA28
2H171TB20
2H171WA13
2H270KA69
2H270LA10
2H270LA70
2H270LA99
2H270MB28
2H270MB30
2H270ME03
2H270MF08
2H270MF14
2H270MF15
2H270MF17
2H270MG01
2H270MG02
2H270MH02
2H270MH18
2H270NE18
2H270RA18
2H270RA19
2H270ZC01
2H270ZC04
2H270ZC05
5H730AA04
5H730AS01
5H730BB43
5H730CC01
5H730DD04
5H730EE02
5H730EE07
5H730EE57
5H730EE59
5H730FD01
5H730FD41
5H730FF19
5H730FG01
5H730VV03
5H730XC02
5H730XC12
(57)【要約】
【課題】軽負荷動作時にトランスから発生する振動音を低減するとともに、スイッチング素子の偶発故障による周辺部品の破壊を最小限に留めること。
【解決手段】トランス108の一次巻線に流れる電流を検知し、電流に応じた電圧を出力する電流検知部と、電流検知部が出力する電圧に応じてFET107のスイッチング動作を制御する電源IC109と、を備え、電流検知部は、電流検知部201、203、206を有し、電流検知部201、203、206は互いに並列に接続され、電流検知部が電源IC109に出力する出力電圧のうち、軽負荷時に電源IC109がFET107のスイッチング動作を停止する電圧Vth1、通常時に電源IC109がFET107のスイッチング動作を停止する電圧Vth2、電流検知部203が導通状態となる電圧Vf1、及び電流検知部206が導通状態となる電圧Vf2の大小関係は、Vth1<Vf1<Vth2<Vf2である。
【選択図】図6
【特許請求の範囲】
【請求項1】
一次巻線及び二次巻線を有するトランスと、前記トランスの一次巻線に流れる電流をスイッチングするためのスイッチング素子と、を備え、前記二次巻線から所定の電圧を出力する第一の状態と、前記所定の電圧よりも低い電圧を出力する第二の状態と、で動作することが可能な電源装置であって、
前記一次巻線に流れる電流を検知し、前記電流に応じた電圧を出力する検知手段と、
前記検知手段が出力する電圧に応じて、前記スイッチング素子のスイッチング動作を制御する制御手段と、
を備え、
前記検知手段は、第一の検知部、第二の検知部、及び第三の検知部を有し、
前記第一の検知部、前記第二の検知部、及び前記第三の検知部は、互いに並列に接続され、
前記検知手段が前記制御手段に出力する出力電圧のうち、前記第二の状態のときに前記制御手段が前記スイッチング素子のスイッチング動作を停止する第一の出力電圧、前記第一の状態のときに前記制御手段が前記スイッチング素子のスイッチング動作を停止する第二の出力電圧、前記第二の検知部が導通状態となる第三の出力電圧、及び前記第三の検知部が導通状態となる第四の出力電圧の大小関係は、
前記第一の出力電圧<前記第三の出力電圧<前記第二の出力電圧<前記第四の出力電圧
であることを特徴とする電源装置。
【請求項2】
前記第一の検知部は、第一の抵抗を有し、
前記第二の検知部は、第二の抵抗及び第一のダイオードを有し、
前記第二の抵抗及び前記第一のダイオードは、直列に接続されていることを特徴とする請求項1に記載の電源装置。
【請求項3】
前記第三の出力電圧は、前記第一のダイオードの順方向電圧であることを特徴とする請求項2に記載の電源装置。
【請求項4】
前記第一のダイオードが導通状態のときの、前記第一の抵抗、前記第二の抵抗、及び前記第一のダイオードの合成抵抗値は、前記第一の抵抗の抵抗値よりも小さいことを特徴とする請求項3に記載の電源装置。
【請求項5】
前記第一の検知部は、第一の抵抗を有し、
前記第二の検知部は、第二の抵抗及びトランジスタを有し、
前記第二の抵抗は、前記トランジスタのコレクタ端子に接続され、
前記トランジスタは、前記第二の状態のときにはオフ状態であり、前記第一の状態のときにはオン状態であることを特徴とする請求項1に記載の電源装置。
【請求項6】
前記第一の抵抗及び前記第二の抵抗の合成抵抗値は、前記第一の抵抗の抵抗値よりも小さいことを特徴とする請求項5に記載の電源装置。
【請求項7】
前記第三の検知部は、第二のダイオードを有することを特徴とする請求項4又は請求項6に記載の電源装置。
【請求項8】
前記第四の出力電圧は、前記第二のダイオードの順方向電圧であることを特徴とする請求項7に記載の電源装置。
【請求項9】
前記第二の状態において前記二次巻線から負荷に供給される電流は、前記第一の状態において前記二次巻線から前記負荷に供給される電流よりも小さいことを特徴とする請求項1から請求項8のいずれか1項に記載の電源装置。
【請求項10】
記録材に画像を形成するための画像形成手段と、
前記画像形成手段に電力を供給する請求項1から請求項9のいずれか1項に記載の電源装置と、
を備えることを特徴とする画像形成装置。
【請求項11】
記録材に画像を形成するための画像形成手段と、
前記画像形成手段に電力を供給する電源装置と、
を備える画像形成装置であって、
前記電源装置は、
一次巻線及び二次巻線を有するトランスと、前記トランスの一次巻線への電流をスイッチングするためのスイッチング素子と、を有し、前記二次巻線から所定の電圧を出力する第一の状態と、前記所定の電圧よりも低い電圧を出力する第二の状態と、で動作することが可能であり、
前記一次巻線に流れる電流を検知し、前記電流に応じた電圧を出力する検知手段と、
前記検知手段が出力する電圧に応じて、前記スイッチング素子のスイッチング動作を制御する制御手段と、
を有し、
前記検知手段は、第一の検知部、第二の検知部、及び第三の検知部を有し、
前記第一の検知部、前記第二の検知部、及び前記第三の検知部は、互いに並列に接続され、
前記検知手段が前記制御手段に出力する出力電圧のうち、前記第二の状態のときに前記制御手段が前記スイッチング素子のスイッチング動作を停止する第一の出力電圧、前記第一の状態のときに前記制御手段が前記スイッチング素子のスイッチング動作を停止する第二の出力電圧、前記第二の検知部が導通状態となる第三の出力電圧、及び前記第三の検知部が導通状態となる第四の出力電圧の大小関係は、
前記第一の出力電圧<前記第三の出力電圧<前記第二の出力電圧<前記第四の出力電圧
であることを特徴とする画像形成装置。
【請求項12】
前記第二の状態において前記二次巻線から負荷に供給される電流は、前記第一の状態において前記二次巻線から前記負荷に供給される電流よりも小さいことを特徴とする請求項11に記載の画像形成装置。
【請求項13】
前記第一の状態は、前記画像形成手段で画像形成を実行している状態であり、前記第二の状態は、前記画像形成手段で画像形成を実行せずに待機している状態であることを特徴とする請求項11又は請求項12に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、交流電圧を直流電圧に変換するための電源装置、及び電源装置を備える画像形成装置に関する。
【背景技術】
【0002】
従来のフライバック方式のスイッチング電源装置では、軽負荷状態において、消費電力を低減させるため、トランスをスイッチングするスイッチング素子のスイッチング回数を少なくしている。例えば特許文献1では、トランスをスイッチングするスイッチング素子である電界効果トランジスタ(FET)のスイッチング回数を少なくすることで、軽負荷時の消費電力を低減させている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2012−244878号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、スイッチング素子のスイッチング回数を少なくすると、単位時間当たりのスイッチング回数が可聴周波数に近くなってくる。また、同じ負荷状態であれば1回のスイッチングでスイッチング素子に流す電流量を増やす必要があるため、トランスから唸り音が発生するという課題があった。また、スイッチング素子の偶発故障により端子間が短絡した場合には過電流が流れ、周辺の素子を破壊するおそれがある。
【0005】
本発明は、このような状況のもとでなされたもので、軽負荷動作時にトランスから発生する振動音を低減するとともに、スイッチング素子の偶発故障による周辺部品の破壊を最小限に留めることを目的とする。
【課題を解決するための手段】
【0006】
前述の課題を解決するために、本発明は、以下の構成を備える。
【0007】
(1)一次巻線及び二次巻線を有するトランスと、前記トランスの一次巻線に流れる電流をスイッチングするためのスイッチング素子と、を備え、前記二次巻線から所定の電圧を出力する第一の状態と、前記所定の電圧よりも低い電圧を出力する第二の状態と、で動作することが可能な電源装置であって、前記一次巻線に流れる電流を検知し、前記電流に応じた電圧を出力する検知手段と、前記検知手段が出力する電圧に応じて、前記スイッチング素子のスイッチング動作を制御する制御手段と、を備え、前記検知手段は、第一の検知部、第二の検知部、及び第三の検知部を有し、前記第一の検知部、前記第二の検知部、及び前記第三の検知部は、互いに並列に接続され、前記検知手段が前記制御手段に出力する出力電圧のうち、前記第二の状態のときに前記制御手段が前記スイッチング素子のスイッチング動作を停止する第一の出力電圧、前記第一の状態のときに前記制御手段が前記スイッチング素子のスイッチング動作を停止する第二の出力電圧、前記第二の検知部が導通状態となる第三の出力電圧、及び前記第三の検知部が導通状態となる第四の出力電圧の大小関係は、前記第一の出力電圧<前記第三の出力電圧<前記第二の出力電圧<前記第四の出力電圧であることを特徴とする電源装置。
【0008】
(2)記録材に画像を形成するための画像形成手段と、前記(1)に記載の電源装置と、を備えることを特徴とする画像形成装置。
【0009】
(3)記録材に画像を形成するための画像形成手段と、前記画像形成手段に電力を供給する電源装置と、を備える画像形成装置であって、前記電源装置は、一次巻線及び二次巻線を有するトランスと、前記トランスの一次巻線への電流をスイッチングするためのスイッチング素子と、を有し、前記二次巻線から所定の電圧を出力する第一の状態と、前記所定の電圧よりも低い電圧を出力する第二の状態と、で動作することが可能であり、前記一次巻線に流れる電流を検知し、前記電流に応じた電圧を出力する検知手段と、前記検知手段が出力する電圧に応じて、前記スイッチング素子のスイッチング動作を制御する制御手段と、を有し、前記検知手段は、第一の検知部、第二の検知部、及び第三の検知部を有し、前記第一の検知部、前記第二の検知部、及び前記第三の検知部は、互いに並列に接続され、前記検知手段が前記制御手段に出力する出力電圧のうち、前記第二の状態のときに前記制御手段が前記スイッチング素子のスイッチング動作を停止する第一の出力電圧、前記第一の状態のときに前記制御手段が前記スイッチング素子のスイッチング動作を停止する第二の出力電圧、前記第二の検知部が導通状態となる第三の出力電圧、及び前記第三の検知部が導通状態となる第四の出力電圧の大小関係は、前記第一の出力電圧<前記第三の出力電圧<前記第二の出力電圧<前記第四の出力電圧であることを特徴とする画像形成装置。
【発明の効果】
【0010】
本発明によれば、軽負荷動作時にトランスから発生する振動音を低減するとともに、スイッチング素子の偶発故障による周辺部品の破壊を最小限に留めることができる。
【図面の簡単な説明】
【0011】
【図1】一般的なスイッチング電源装置の回路構成を示す図
【図2】電源ICの内部構成を示すブロック図
【図3】スイッチング電源装置の動作波形を示すグラフ
【図4】軽負荷時のスイッチング電源装置の動作波形を示すグラフ
【図5】トランスのフェライトコアが電磁力によって変形する様子を示す模式図
【図6】実施例1のスイッチング電源装置の回路構成を示す図
【図7】実施例1の電源ICのFB端子の電圧とバッファの電圧の関係を示すグラフ
【図8】実施例1の軽負荷時における電源ICのCS端子の電圧波形を示すグラフ
【図9】実施例1のスイッチング電源装置の通常時における動作波形を示すグラフ
【図10】実施例1のCS端子の入力電圧、ダイオードの電流波形を示すグラフ
【図11】実施例1のFETの偶発故障時の動作波形を示すグラフ
【図12】実施例2のスイッチング電源装置の回路構成を示す図
【図13】実施例2のスイッチング電源装置の通常時における動作波形を示すグラフ
【図14】実施例3の画像形成装置の模式図
【発明を実施するための形態】
【0012】
以下に、図面を参照して本発明の実施の形態について詳細に説明する。
【0013】
[一般的なスイッチング電源装置の構成と動作]
まず、後述する実施例の回路との比較のために、一般的なスイッチング電源装置100の構成と動作について説明する。図1は、一般的なスイッチング電源装置100の回路構成を示す図である。
【0014】
(電源ICの起動時の動作)
商用交流電源102から入力された交流電圧は、回路保護用の電流ヒューズ103と整流ダイオードブリッジ104を介して全波整流され、一次平滑コンデンサ105(以下、平滑コンデンサ105という)に直流電圧として充電される。更に、平滑コンデンサ105に充電された直流電圧は、起動抵抗106を介し、電源IC109のST端子に供給され、所定電圧まで充電されると、電源IC109は起動される。制御手段である電源IC109が起動されると、DRV端子から抵抗110を介してスイッチング素子であるFET107のゲート端子にハイレベル信号が出力される。そして、FET107が導通状態になると、トランス108の一次巻線Npの両端に平滑コンデンサ105の直流電圧が印加される。このとき、トランス108の二次巻線Ns側にも電圧が誘起されるが、ダイオード116のアノード側を負とする電圧であるため、ダイオード116は導通状態とならず、トランス108の二次側には電圧は伝達されない。同様に、トランス108の補助巻線Nb側にも電圧が誘起されるが、ダイオード111のアノード側を負とする電圧であるため、ダイオード111は導通状態とはならず、補助巻線Nbには電流は流れない。したがって、トランス108の一次巻線Npを流れる電流はトランス108の励磁電流だけで、トランス108には励磁電流の2乗に比例したエネルギーが蓄積される。なお、励磁電流は時間に比例して増大する。
【0015】
次に、電源IC109のDRV端子からの出力がローレベルになると、FET107は導通状態から非導通状態となる。FET107が非導通状態になると、トランス108の各巻線には、FET107が導通時とは逆極性の電圧が誘起される。その結果、トランス108の二次巻線Nsには、ダイオード116のアノード側を正とする電圧が誘起され、ダイオード116が導通状態となる。そして、トランス108に蓄積されたエネルギーが、整流平滑回路を構成するダイオード116と平滑コンデンサ117で整流、平滑され、直流の出力電圧118となり、負荷119に供給される。また、補助巻線Nbには、ダイオード111のアノード側を正とする電圧が誘起され、ダイオード111が導通状態となる。そして、ダイオード111を介してコンデンサ113が充電され、コンデンサ113に充電された直流電圧は電源IC109のVCC端子に供給される。
【0016】
(出力電圧の制御)
図1のスイッチング電源装置では、出力電圧118の電圧制御は次のように行われる。まず、トランス108の二次側に生成された出力電圧118は、レギュレーション抵抗123、124とで分圧され、シャントレギュレータ125のREF端子に入力される。そして、シャントレギュレータ125のREF端子に入力された電圧レベルに応じたフィードバック信号がシャントレギュレータ125のA端子から出力される。シャントレギュレータ125はフォトカプラ115と接続されており、シャントレギュレータ125から出力されたフィードバック信号は、フォトカプラ115を介して、電源IC109のFB端子に入力される。抵抗121は、フォトカプラ115のLEDに流れる電流を制限するための抵抗である。そして、電源IC109は、FB端子から入力されたフィードバック信号に基づいてFET107のスイッチング制御を行うことで、安定した出力電圧の制御を行うことができる。なお、図1中の電源IC109の内の符号は、各端子の名称である。
【0017】
[電源制御ICの構成と動作]
次に、電源IC109の構成と動作について説明する。ここでは、一例として周波数非固定、デュティー非固定、電流制御モードで動作する電源IC109について説明する。図2は、電源IC109の内部構成を示すブロック図である。図2において、起動回路400は、電源IC109の起動回路であり、スイッチング電源装置100の立ち上げ直後にST端子経由で入力される電圧が所定の電圧になると、電源IC109の起動を行う。電源IC109が起動されると、それ以降はコンデンサ113からVCC端子を介して入力される直流電圧により電源IC109を駆動する。BOTTOM端子は、FET107のドレイン端子−ソース端子間の電圧Vdsをモニターするための端子である。FB(フィードバック)端子は、フォトカプラ115を介して、出力電圧118の変動を示すフィードバック信号が入力される端子である。CS端子は、FET107のドレイン端子に流れる電流Idをモニターするための端子であり、電流検知部201を構成する電流検知抵抗200の両端に生じる電圧が入力される。また、CS端子に入力される電圧が所定の電圧を超えると、電源IC109はFET107のスイッチング動作を停止させる。DRV端子は、RSフリップフロップ413のQ端子とFET107のゲート端子とに接続されており、Q端子の出力をFET107のゲート端子に出力することにより、FET107のスイッチング動作を制御する。
【0018】
コンパレータ407は、BOTTOM端子から入力された電圧(FET107のドレイン端子−ソース端子間の電圧Vds)が基準電圧408を下回ると、AND回路411へハイレベル信号を出力する。また、BOTTOM端子から入力された電圧が基準電圧408以上であれば、コンパレータ407はAND回路411へローレベル信号を出力する。コンパレータ409は、FB端子から入力される電圧が基準電圧410を上回ると、AND回路411へハイレベル信号を出力し、FB端子から入力される電圧が基準電圧410以下であれば、AND回路411へローレベル信号を出力する。AND回路411には、コンパレータ407とコンパレータ409からの出力が入力され、2つの入力信号の論理和(AND)がRSフリップフロップ413のS(セット)端子に出力される。バッファ415は、FB端子から入力された電圧をレベル変換し、コンパレータ412の反転入力(−)端子に出力する。コンパレータ412は、FB端子から入力されてバッファ415によりレベル変換された電圧とCS端子の入力電圧とを比較し、CS端子の入力電圧が高い場合にはハイレベル信号を出力し、バッファ415の出力電圧が高い場合にはローレベル信号を出力する。また、コンパレータ412は、CS端子から入力された電圧が基準電圧414よりも高くなった場合には、電源IC109の発振動作を停止させるため、ハイレベル信号を出力する。RSフリップフロップ413は、AND回路411からハイレベル信号がS端子に入力された場合にはQ端子の出力をハイレベルに設定し、コンパレータ412からハイレベル信号がR(リセット)端子に入力された場合にはQ端子の出力をローレベルに設定する。
【0019】
[スイッチング電源装置の動作波形]
次に、上述した電源IC109を使用したスイッチング電源装置100の動作及び動作波形について説明する。図3は、スイッチング電源装置100の動作波形を示すグラフである。図3において、(a)〜(c)は、電源IC109のRSフリップフロップ413のS端子、R端子の入力電圧波形、Q端子の出力電圧波形をそれぞれ示している。(d)、(e)は、それぞれFET107のドレイン端子−ソース端子間の電圧Vdsの電圧波形、FET107のドレイン端子に流れる電流Idの電流波形を示している。(f)は、トランス108の二次側のダイオード116の電流Ifの電流波形、(g)は、トランス108の二次側から出力される出力電圧118の電圧波形を示している。(h)、(i)は、それぞれ電源IC109のバッファ415の出力電圧、CS端子に入力される電圧波形を示している。また、図3の横軸は時間であり、t1〜t3は、時刻(タイミング)を示す。なお、以下の説明において、括弧内のa〜iは、図3の(a)〜(i)を指している。以下では、図3を用いて、主に電源IC109、FET107、トランス108、ダイオード116の動作について説明する。
【0020】
(タイミング1)
図3のタイミングt1は、電源IC109のAND回路411からハイレベル信号がRSフリップフロップ413のS端子に入力されてQ端子の出力がハイレベルとなり、その結果、FET107が導通状態になったばかりのタイミングを示している(a、c)。このとき、FET107のドレイン電流Idは、直線的に増加し(e)、FET107のドレイン電流Idにより、トランス108にエネルギーが蓄積される。また、トランス108の二次側に誘起される電圧はダイオード116のアノード側を負とする電圧であるため、ダイオード116には電流Ifが流れない(f)。このため、トランス108の出力電圧118は下降する(g)。更に、電源IC109のバッファ415の出力電圧は、フォトカプラ115を介し、FB端子に入力された電圧により徐々に上昇する(h)。また、CS端子の入力電圧もFET107のドレイン電流Idの増加と同様に、直線的に増加する(e、i)。
【0021】
(タイミング2)
次に、タイミング2は、電源IC109のバッファ415の出力電圧よりもCS端子の入力電圧が高くなったタイミングを示している。このとき、コンパレータ412からハイレベル信号がRSフリップフロップ413のR端子に入力される(b)。その結果、RSフリップフロップ413のQ端子、すなわち電源IC109のDRV端子の出力がローレベルとなり(c)、FET107は非導通状態になる。このため、FET107のドレイン電流Idは流れなくなる(e)。また、トランス108の二次側のダイオード116はアノード側を正とする電圧であるため導通状態となり、トランス108に蓄積されたエネルギーがダイオード116の電流Ifとして流れ始めることで(f)、出力電圧118は上昇する(g)。このため、バッファ415の出力電圧は、フォトカプラ115を介した電源IC109のFB端子の入力電圧により、徐々に下降する(h)。また、電源IC109のCS端子の入力電圧も、FET107のドレイン電流Idの停止(e)とともに、0Vとなる(i)。
【0022】
(タイミング3)
続いて、タイミング3は、電源IC109のBOTTOM端子の入力電圧が基準電圧408以下となり、かつ、バッファ415の出力電圧が基準電圧410よりも高くなったタイミングを示している。図1の抵抗114は、BOTTOM端子に印加される電圧を電源IC109の検出電圧や定格電圧に合わせて調整するための抵抗である。このとき、電源IC109のAND回路411から、RSフリップフロップ413のS端子にハイレベル信号が出力され(a)、RSフリップフロップ413のQ端子、すなわち電源IC109のDRV端子の出力がハイレベルになる(c)。その結果、FET107が導通状態になる(e)。このタイミング3は、タイミング1と同じタイミングであり、上述した一連の回路動作が引き続き、繰り返される。
【0023】
[軽負荷時のスイッチング電源装置の動作]
次に、負荷119が軽負荷のときにFET107のスイッチング回数を減らすスイッチング動作の一例について図を用いて説明する。なお、軽負荷の状態とは、負荷119に供給する電流が通常の負荷の状態に比べて小さい状態を意味する。図4は、第二の状態である軽負荷時のスイッチング電源装置100の動作波形を示すグラフである。図4において、(a)〜(g)、(i)に示されている電圧、電流波形のグラフは、図3の(a)〜(g)、(i)で説明したグラフと同じ電圧、電流波形のグラフである。なお、図4の(h)は、電源IC109のFB端子の入力電圧の電圧波形のグラフである。また、図4の横軸は時間であり、t1〜t4は、時刻(タイミング)を示す。なお、(h)の点線は、電源IC109のコンパレータ409の基準電圧410の電圧を示している。また、(i)の電圧Vth1は、軽負荷時のCS端子の入力電圧の閾値電圧を示し、CS端子の入力電圧が閾値電圧Vth1以上になると、コンパレータ412からハイレベル信号が出力される。その結果、RSフリップフロップ413のQ端子の出力がハイレベルからローレベルとなり、FET107は非導通状態となる。
【0024】
図4に示すように、軽負荷時のタイミングt1の動作は上述した図3と同じである。軽負荷時は、コンパレータ412からハイレベル信号が出力される閾値電圧Vth1は、図3に示す第一の状態である通常時の場合に比べて低くなっている。そのため、FET107が非導通となるタイミングt2は、図3の場合に比べて早くなっている。また、軽負荷時では、FB端子の入力電圧が通常時に比べて低くなる。そのため、FB端子の入力電圧がコンパレータ409の基準電圧410以下の間は、コンパレータ409の出力はローレベルとなるため、RSフリップフロップ413のQ端子はローレベルの出力を維持する。タイミングt4でダイオード116の電流Ifが流れなくなった後も、FB端子の入力電圧が基準電圧410よりも高くなるまでは、コンパレータ409の出力はローレベルのままであり、FET107は非導通状態が維持される。そして、タイミングt3で、FB端子の入力電圧が基準電圧410よりも高くなると、タイミングt1と同様に、コンパレータ409の出力がハイレベルとなり、RSフリップフロップ413のQ端子の出力がハイレベルとなり、FET107が導通状態となる。以上説明したように軽負荷時には、FET107は通常動作時に比べて間欠動作を行う。
【0025】
[軽負荷時のトランスの唸り音]
トランス108の唸り音の発生メカニズムの一例について、図を用いて説明する。図5は、トランス108のフェライトコア101が、FET107のスイッチング動作による電磁力によって変形する様子を示した模式図である。図5(a)は、FET107が導通状態となり、フェライトコア101に電磁力が加わったときの様子を示した模式図である。なお、実線は電磁力が加えられたときのフェライトコア101の形状を示し、破線は電磁力が加えられていないときのフェライトコア101の元の形状を示している。図5(b)は、FET107が非導通状態となり、電磁力が減少するときのフェライトコア101の様子を示す模式図である。実線は電磁力が減少するときのフェライトコア101の形状を示し、破線は電磁力が加えられていないときのフェライトコア101の元の形状を示している。なお、図中、101a〜101fは、フェライトコア101の磁脚を指している。
【0026】
図5(a)に示すように、FET107をスイッチングしたときの電磁力により、フェライトコア101は歪み、その際に唸り音が発生する。このときの電磁力は、フェライトコア101の中央磁脚(101c、101d)に最も大きく働き、対向する互いの中央磁脚を吸いつける方向(矢印方向)に発生する。その結果、フェライトコア101は、電磁力を受けて図5(a)のように変形することになる。一方、FET107が非導通状態となり、磁束が減少すると、フェライトコア101の弾性により復元力が働き、フェライトコア101は図5(b)のように変形する。このようにフェライトコア101が変形する結果、外側磁脚同士(101aと101b、101eと101f)は互いに振動し、擦れることにより唸り音が発生するようになる。
【0027】
また、この音の大きさはトランス108に蓄えられたエネルギー量と相関関係がある。ここで、トランス108に蓄えられるエネルギーをE[J]、トランス108のインダクタンスをL[H]、トランス108に流れる電流をI[A]、時間をt[sec]とする。トランス108に蓄えられるエネルギーEは、次の式(1)のように表すことができる。
また、トランス108に誘起される電圧Vは、次の式(2)のように表すことができる。
式(2)より、トランス108に流れる電流Iは、次の式(3)のように表すことができる。
式(3)より、FET107の導通時間が長いほど、トランス108に流れる電流が大きくなり、トランス108に流れる電流が大きくなるほど、トランス108に印加される磁界が大きくなり、その結果、トランス108の唸り音も大きくなる。そのため、このようなスイッチング電源装置を備えた場合には、軽負荷時でスイッチング周波数が人の可聴域に近くなっている場合には、唸り音として聞こえやすくなり、軽負荷時の課題となっている。
【実施例1】
【0028】
[スイッチング電源装置の構成]
図6は、実施例1のスイッチング電源装置100の回路構成を示す図である。図6に示す回路と、図1の一般的な回路との違いは、以下の2点である。1点目は、図6では、検知手段である電流検知部201(第一の検知部)である電流検知抵抗202(第一の抵抗)に、電流検知部203(第二の検知部)と、電流検知部206(第三の検知部)と、が並列に接続されている点である。なお、検知手段である電流検知部203は、抵抗204(第二の抵抗)とダイオード205(第一のダイオード)から構成され、抵抗204とダイオード205は直列に接続されている。また、検知手段である電流検知部206は、ダイオード207(第二のダイオード)から構成されている。2点目は、電流検知部201は図1、図6ともに、それぞれ1つの電流検知抵抗200、202で構成されているが、実施例1の電流検知抵抗202の抵抗値は図1の電流検知抵抗200の抵抗値よりも大きい点である。なお、図6では、図1、2と同じ構成には同じ符号を付し、ここでの説明を省略する。
【0029】
次に、負荷119が軽負荷のときにスイッチング電源装置100がスイッチング回数を減らす動作の一例について説明する。図7は、図2で説明した電源IC109のFB端子の入力電圧とバッファ415の出力電圧の関係を示すグラフである。図7の縦軸はバッファ415の出力電圧を示し、横軸はFB端子の入力電圧(図中、FB端子の電圧)を示す。スイッチング電源装置100では、電源IC109のFB端子の入力電圧に応じて、3つの動作期間、すなわち軽負荷時の期間である期間501、通常時の期間である期間502、過電流保護の期間である期間503が設けられている。また、バッファ415の出力電圧の閾値電圧として、軽負荷時のCS端子の閾値電圧である電圧Vth1(第一の出力電圧)、通常時の過電流検知電圧である過電流閾値電圧の電圧Vth2(第二の出力電圧)が設けられている。また、電圧Vf1(第三の出力電圧)、Vf2(第四の出力電圧)は、それぞれ図6に示す電流検知部203のダイオード205、電流検知部206のダイオード207の順方向電圧である。また、t5、t6、t301は時刻(タイミング)を示す。
【0030】
電源IC109は、FB端子の入力電圧が所定の電圧値以下の場合には軽負荷であると判断し、軽負荷時である期間501では、バッファ415の出力電圧を電圧Vth1に固定する。そのため、図4のタイミングt2のように、バッファ415から出力される電圧Vth1とCS端子の入力電圧が一致するタイミングで、コンパレータ412はハイレベル信号をRSフリップフロップ413のR端子に出力する。これによりRSフリップフロップ413のQ端子の出力がハイレベルからローレベルとなってDRV端子を介してFET107のゲート端子に出力され、その結果、FET107は非導通状態となる。
【0031】
また、通常時の期間502は、電源IC109がバッファ415の出力電圧とCS端子の入力電圧の比較結果に応じて、FET107をスイッチングしている期間である。期間502では、図3のタイミングt2のように、バッファ415の出力電圧とCS端子の入力電圧が一致するタイミングで、FET107は非導通状態となる。更に、FET107のドレイン電流Idが過電流状態である期間503では、バッファ415の出力電圧が過電流閾値電圧の電圧Vth2よりも高くなる。コンパレータ412は基準電圧414である電圧Vth2とCS端子の入力電圧が一致するタイミングt6でRSフリップフロップ413をリセットし、FET107を非導通状態にする。なお、本実施例では、図7の特性を持つ電源IC109を用いるものとする。
【0032】
また、本実施例では、図6に示すスイッチング電源装置100の回路素子の定数等を以下の値とする。商用交流電源102の交流電圧を100Vrms、電解コンデンサである平滑コンデンサ105の両端電圧を140V、トランス108の一次インダクタンス値を200μH、電流検知抵抗202の抵抗値を0.2Ωとする。また、ダイオード205の順方向電圧Vf1を0.3V、ダイオード207の順方向電圧Vf2を0.6Vとし、図1の電流検知部201の電流検知抵抗200の抵抗値を0.15Ωとする。更に、軽負荷時のCS端子の閾値電圧である電圧Vth1を0.1V、過電流閾値電圧の電圧Vth2を0.5Vとする。電圧Vth1、Vth2、順方向電圧Vf1、Vf2の大小関係は、Vth1<Vf1<Vth2<Vf2の関係である。
【0033】
[スイッチング電源装置の動作]
(軽負荷時の回路動作)
図8は、軽負荷時における一般的な回路構成(図1)における電源IC109のCS端子の入力電圧と本実施例の回路構成(図6)におけるCS端子の入力電圧の波形を示した図である。図8の縦軸は、電源IC109のCS端子の入力電圧を示し、横軸は時間を示す。図8の期間511は、一般的な回路構成で、軽負荷時にFET107が導通している期間、期間512は一般的な回路構成で、軽負荷時にFET107が非導通の期間を示している。また、電圧Vth1、Vth2、順方向電圧Vf2については上述したので、ここでの説明は省略する。
【0034】
図8において、実線で示すCS端子の入力電圧波形Vcs1は本実施例の回路構成(図6)のCS端子の入力電圧波形であり、破線で示すCS端子の入力電圧波形Vcs2は一般的な回路構成(図1)における電源IC109のCS端子の入力電圧波形である。上述したように、本実施例の電流検知部201の電流検知抵抗202の抵抗値は、一般的な回路構成の電流検知抵抗200の抵抗値よりも大きい。そのため、本実施例でのCS端子への入力電圧波形Vcs1が上昇するスピードが一般的な回路に比べて速いため、閾値電圧の電圧Vth1に到達するタイミングが一般的な回路のCS端子の入力電圧波形Vcs2に比べて早くなる。CS端子への入力電圧波形Vcs1が閾値電圧の電圧Vth1に到達すると、FET107は非導通状態となり、CS端子への入力電圧波形Vcs1は0Vとなる。その結果、FET107の導通時間は一般的な回路構成の場合の導通時間(Vcs2)に比べて短くなり、トランス108に流れるピーク電流を減らすことができるので、トランス108の唸り音を従来よりも低減することができる。なお、本実施例の回路構成の電流検知抵抗202において、一般的な回路構成の電流検知抵抗200よりも抵抗値を大きくすることができる理由については、後述する。
【0035】
ここで、電解コンデンサを使用した平滑コンデンサ105の両端電圧を電圧Vdc、軽負荷時の過電流閾値電圧を電圧Vth1、トランス108の一次インダクタンスをL、トランス108の一次側に流れる電流をI、時間をtとする。また、電流検知部201の電流検知抵抗200(図1)又は電流検知抵抗202(図6)の抵抗値を抵抗Rとする。すると、電圧Vdcは、上述した式(2)より、以下の式(4)のように表すことができる。
そして、FET107の導通時間tonは、式(4)より、以下の式(5)のように表すことができる。
式(5)から、電流検知抵抗の抵抗値Rが大きい方が、FET107の導通期間tonが短くなることが分かる。このときのトランス108に流れるピーク電流Ipkは、後述する式(6)の電圧Vth2を電圧Vth1に置き換えて算出すると、一般的な回路構成の場合には約0.67A(=Vth1/R=0.1(V)/0.15(Ω))となる。一方、本実施例の場合のトランス108に流れるピーク電流Ipkは、約0.5A(=Vth1/R=0.1(V)/0.2(Ω))となる。このように、本実施例の回路構成の方が、一般的な回路構成と比べて、トランス108に流れるピーク電流Ipkを小さくすることができる。
【0036】
(通常時の回路動作)
続いて、負荷119が軽負荷時と過電流保護時の間の通常時の負荷状態(図7中の期間502)の場合の回路動作について図を用いて説明する。図9は、図6のスイッチング電源装置100の通常時における動作波形を示すグラフである。図9において、(a)は、電源IC109のRSフリップフロップ413のQ端子の出力電圧波形、(b)、(c)は、それぞれFET107のドレイン端子−ソース端子間電圧Vdsの電圧波形、ドレイン端子に流れる電流Idの電流波形を示している。(d)、(e)は、それぞれ電源IC109のバッファ415の出力電圧、CS端子の入力電圧波形を示している。また、図9の横軸は時間であり、t301は、時刻(タイミング)を示す。なお、以下の説明において、括弧内のa〜eは、図9の(a)〜(e)を指している。
【0037】
本実施例の図6に示す回路構成では、通常時の過電流を検知する閾値である電圧Vth2(0.5V)よりも、電流検知部203のダイオード205の順方向電圧(0.3V)の方が低い。そのため、電流検知部203にかかる電圧(以下、CS端子の入力電圧Vcsとする)がダイオード205の順方向電圧Vf1以上になると(図9のタイミングt301)、電流検知部203に電流が流れ始める。ダイオード205に用いられるダイオードには、例えばショットキーバリアダイオードなどがある。
【0038】
一般的な回路構成の場合には、CS端子の入力電圧はバッファ415の出力電圧に到達するまでは、同じ傾きで上昇するグラフとなっていた(図3の(h)、(i))が、図9では、CS端子の入力電圧の波形の傾きがタイミングt301において変化している。図6の回路では、CS端子の入力電圧Vcsは、電圧値がダイオード205の順方向電圧Vf1に達するまでは電流検知抵抗202で検出された波形となる。ところが、CS端子の入力電圧Vcsが順方向電圧Vf1以上になると、電流検知部203のダイオード205が導通状態となる。その結果、FET107のドレイン端子に流れる電流Idの電流値は、電流検知抵抗202、抵抗204、ダイオード205の合成抵抗により検出される電圧として、CS端子に入力されることになる。なお、通常時では、ダイオード207の順方向電圧Vf2は過電流検知の閾値である電圧Vth2よりも高いため、ダイオード207は導通状態とはならないため、電流Idを検知する合成抵抗には含まれない。
【0039】
図10は、一般的な回路構成(図1)の場合と、一般的な回路構成で電流検知抵抗200の抵抗値のみ大きくした場合、及び本実施例の回路構成(図6)の場合のCS端子の入力電圧波形、及びそのときのダイオード116を流れる電流波形を示している。図10(a)の縦軸はCS端子の入力電圧を示し、図10(b)の縦軸はダイオード116の電流値を示す。なお、図10(a)、及び図10(b)の横軸は時間を示し、t301、t302、t302’は、時刻(タイミング)を示す。電圧波形Vcs311(破線で表示)は一般的な回路構成におけるCS端子の入力電圧波形、電圧波形Vcs312(一点鎖線で表示)は、一般的な回路構成で電流検知抵抗200の抵抗値を大きくしたときのCS端子の入力電圧波形を示している。また、電圧波形Vcs313(実線で表示)は、本実施例の回路構成におけるCS端子の入力電圧波形を示している。一方、電流波形If321(二点鎖線で表示)は一般的な回路構成におけるダイオード116の電流波形、電流波形If322(一点鎖線で表示)は一般的な回路構成から電流検知抵抗200の抵抗値を大きくしたときのダイオード116の電流波形を示している。また、電流波形If323(二点鎖線で表示)は、本実施例の回路構成におけるダイオード116の電流波形である。
【0040】
図10(a)のCS端子の入力電圧波形の状態は過電流検知閾値である電圧Vth2で制御されているため、負荷119へ電力を最大限供給可能な状態は、CS端子の入力電圧が電圧Vth2のとき(図7中のタイミングt6)である。したがって、一般的な回路構成の場合の電圧波形Vcs311でも、一般的な回路構成で電流検知抵抗200の抵抗値を大きくした電圧波形Vcs312の場合でも、それぞれタイミングt302、タイミングt302’で、電圧が電圧Vth2に到達する。すると、FET107が非導通状態となり、CS端子の入力電圧が0Vとなり、トランス108の二次側のダイオード116が導通状態となる。図10(b)は、タイミングt302、t302’でダイオード116が導通状態になった後の、ダイオード116を流れる電流Ifの電流波形を示している。電流波形If322に示すように電流検知抵抗202の抵抗値を大きくするだけでは、一般的な回路構成のままの電流波形If321に比べて、ダイオード116に流れる電流Ifの平均電流量が少ないため、負荷119へ供給できる電力が少ないことが分かる。また、このとき、タイミングt302、t302’では、電流検知部206のダイオード207の順方向電圧Vf2は0.6Vであり、通常時の過電流検知の閾値電圧Vth2の0.5Vよりも電圧が高いため、ダイオード207は導通しない。
【0041】
このように、一般的な回路構成では、電流検知抵抗200の抵抗値を大きくするだけでは、過電流保護が働く負荷119の抵抗値を高くする必要がある。また、スイッチング電源装置100に必要な負荷仕様は予め定められているため、電流検知抵抗200の抵抗値を所定の抵抗値よりも大きくできないという制約がある。
【0042】
本実施例では、電流検知部203のダイオード205の順方向電圧Vf1や抵抗204の抵抗値によって、同じ負荷仕様にすることができる。すなわち一般的な回路構成の場合のCS端子の電圧波形Vcs311と同じタイミングt302で過電流保護が起動されるように、抵抗202と抵抗204とダイオード205の合成抵抗値が抵抗200と同じになる抵抗204とダイオード205を選択する。これにより、本実施例でのトランス108に蓄えられるエネルギーが一般的な回路構成の場合と同じになるため、一般的な回路構成の場合のダイオード116に流れる電流波形If321と本実施例の場合の電流波形If323の平均電流は等しくなる。その結果、本実施例では、負荷119へ供給できる電力は一般的な回路構成の場合と同じ電力を負荷119へ供給することができるとともに、過電流保護が働く負荷119の値を変えることなく、軽負荷時のトランスの唸り音を低減することができる。
【0043】
ここで、電流検知抵抗200の抵抗値をR1、電流検知抵抗202の抵抗値をR1’、抵抗204の抵抗値をR2、ダイオード205の電圧降下をVf1、過電流保護時のFET107のドレイン電流Idの電流ピーク値をIpkとする。本実施例の回路構成で電流検知部201に流れる電流ピーク値をI1、電流検知部203に流れる電流ピーク値をI2とすると、電流ピーク値Ipk、I1、I2、抵抗値R2は、それぞれ以下の式(6)、(7)、(8)、(9)のように表すことができる。
【0044】
本実施例では、式(6)から電流ピーク値Ipkは3.33A(アンペア)(=Vth2/R1=0.5(V)/0.15(Ω))と算出される。同様に、式(7)から電流ピーク値I1は2.5A(=Vth2/R1’=0.5(V)/0.2(Ω))と算出される。更に、式(8)から電流ピーク値I2は0.83A(=Ipk−I1=3.33(A)−2.5(A))と算出される。また、式(9)から抵抗値R2は0.24Ω(=(Vth2−Vf1)/I2=(0.5(V)−0.3(V))/0.83(A))と算出される。なお、本実施例では説明を簡便にするためにダイオード205の順方向電圧Vf1を固定値として取り扱ったが、実際には順方向電圧Vf1は温度や順方向電流によって変化するため、式(9)と必ずしも一致しないことがある。そのため、CS端子の入力電圧波形は図10(a)の電圧波形Vcs313のように、タイミングt301を過ぎると電圧波形は曲線で変化する。
【0045】
[スイッチング素子の偶発故障時の動作]
次に、偶発故障の一例として、FET107のドレイン端子とゲート端子が何らかの故障により短絡し、その状態が維持された場合の回路保護について図を用いて説明する。図11は、スイッチング電源装置100の通常時、過電流検出時、FET107のドレイン端子とゲート端子が短絡した場合のCS端子の入力電圧の電圧波形を示したグラフである。図11の縦軸はCS端子の入力電圧を示し、横軸は時間(タイミング)を示す。また、破線は、一般的な回路構成(図1)での電圧波形、実線は本実施例の回路構成(図6)でのFET107が正常な場合の電圧波形、一点鎖線は本実施例の回路構成(図6)でのFET107が短絡していた場合の電圧波形を示す。タイミングt303は、CS端子の入力電圧が電流検知部206のダイオード207の順方向電圧Vf2と同じ電圧値になったタイミングを示す。なお、電圧Vth1、Vf1、Vth2、タイミングt301、t302は、上述しており、ここでの説明を省略する。
【0046】
本実施例の図6の回路において、FET107のドレイン端子とゲート端子が短絡(ショート)すると、トランス108の一次巻線Npで電圧降下するものの、略電圧Vdcの直流電圧がFET107のゲート端子とソース端子間に印加されることになる。このとき図11のタイミングt302で、電源IC109はCS端子の入力電圧が過電流閾値である電圧Vth2に達したことを検知すると、RSフリップフロップ413をリセットし、Q端子から出力をローレベルにして、FET107を非導通にしようとする。ところが、FET107に電解コンデンサである平滑コンデンサ105の両端電圧Vdcが供給され続けるため、FET107は導通状態を持続する。図中、電圧波形Vcs331で示すように一般的な回路構成の場合には、タイミングt302を過ぎた後もFET107のドレイン電流Idは増え続け、電流検知抵抗200に過大な電圧が印加されることになり、電源IC109が故障する原因となる。
【0047】
一方、本実施例の回路構成では、タイミングt303にて電圧波形Vcs332の電圧がダイオード207の順方向電圧Vf2になるため、ダイオード207が導通し始め、ダイオード207の順方向電圧Vf2でクランプされる。その結果、電流検知抵抗202に印加される電力も制限される(図中、Vcs332)。また、本実施例の回路構成では、ダイオード207が導通状態となると、交流電圧が整流ダイオードブリッジ104、トランス108の一次巻線Np、FET107、ダイオード207を介して、整流ダイオードブリッジ104に戻る電流ループが形成される。このときの過大な電流が連続的に流れることにより、商用交流電源102の電源ラインに設けられた電流ヒューズ103が溶断してオープン状態となり、他の回路素子の破壊を防ぐことができる。
【0048】
以上説明したように、本実施例によれば、軽負荷動作時にトランスから発生する振動音を低減するとともに、スイッチング素子の偶発故障による周辺部品の破壊を最小限に留めることができる。
【実施例2】
【0049】
実施例1では、電流検知部を抵抗とダイオードで構成した例について説明したが、実施例2では、抵抗とスイッチング素子であるトランジスタを用いた回路で構成した例について説明する。
【0050】
[スイッチング電源装置の構成と動作]
図12は、本実施例におけるスイッチング電源装置100の回路構成を示す図である。なお、実施例1と同じ構成については同一符号とし、説明を省略する。実施例1の回路構成を示す図6との回路構成の違いは、実施例1の電流検知部203を、本実施例では電流検知部208に変更している点である。電流検知部208は、抵抗209(第二の抵抗)、抵抗211、トランジスタ210で構成されている。抵抗211の一端は電源IC109のFB端子に接続され、他端はトランジスタ210のベース端子に接続されている。また、抵抗209の一端はCS端子、抵抗202、ダイオード207のアノード端子に接続され、他端はトランジスタ210のコレクタ端子に接続されている。なお、抵抗209は、抵抗202と抵抗209の合成抵抗値が一般的な回路構成での抵抗200と同じ抵抗値となるような抵抗値が選択されている。
【0051】
軽負荷時は、電源IC109のFB端子の入力電圧はトランジスタ210がオンする導通閾値(本実施例では0.7Vとする)よりも低いため、トランジスタ210はオンせず、オフ状態のままである。したがって、軽負荷時の電流検知部208の動作は実施例1の電流検知部203と同様である。次に、FB端子の入力電圧が高くなる通常時には、抵抗211を介してトランジスタ210のベース端子に電流が流れて、トランジスタ210はオン状態となり、コレクタ端子−エミッタ端子間と抵抗209が導通する。図13は、このとき(通常時)の電圧波形を示す図である。図13において、実線は電源IC109のFB端子の入力電圧の電圧波形を示し、破線は、電源IC109のCS端子の入力電圧を示し、点線は、図12のトランジスタ210の導通閾値、過電流検知の閾値である電圧Vth2を示す。また、図13の縦軸は、電圧を示し、横軸は時間(タイミング)を示す。図13に示すように、通常時の回路動作は実施例1の場合と異なり、FB端子の入力電圧がトランジスタ210の導通閾値よりも常時高いため、図9のタイミングt301でCS端子の電圧波形Vcs342の傾きが変化することはない。その結果、本実施例におけるCS端子の入力電圧の電圧波形Vcs342は、一般的な回路構成におけるCS端子の電圧波形Vcs341と同様の波形となる。
【0052】
以上説明したように、本実施例によれば、軽負荷動作時にトランスから発生する振動音を低減するとともに、スイッチング素子の偶発故障による周辺部品の破壊を最小限に留めることができる。
【実施例3】
【0053】
実施例1、2で説明したスイッチング電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ(制御部)やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例1、2のスイッチング電源装置が適用される画像形成装置の構成を説明する。
【0054】
[画像形成装置の構成]
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図14に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ500は、静電潜像が形成される像担持体としての感光ドラム511、感光ドラム511を一様に帯電する帯電部517(帯電手段)、感光ドラム511に形成された静電潜像をトナーで現像する現像部512(現像手段)を備えている。そして、感光ドラム511に現像されたトナー像をカセット516から供給された記録材としてのシート(不図示)に転写部518(転写手段)によって転写して、シートに転写したトナー像を定着器514で定着してトレイ515に排出する。この感光ドラム511、帯電部517、現像部512、転写部518が画像形成部である。また、レーザビームプリンタ500は、実施例1、2で説明したスイッチング電源装置550を備えている。なお、実施例1、2のスイッチング電源装置550を適用可能な画像形成装置は、図14に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム511上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
【0055】
レーザビームプリンタ500は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ520を備えており、実施例1、2に記載のスイッチング電源装置550は、例えばコントローラ520に電力を供給する。また、実施例1、2に記載のスイッチング電源装置550は、感光ドラム511を回転するため、又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。スイッチング電源装置のFET107の導通時間は、一般的な回路構成の場合の導通時間に比べて短くなり、トランス108に流れるピーク電流を減らすことができるので、トランス108の唸り音を従来よりも低減することができる。また、FET107が故障して、ゲート端子とドレイン端子が短絡しても、FET107を流れる電流により生じる電圧は、ダイオード207の順方向電圧Vf2でクランプされ、電流検知抵抗202に印加される電力も制限される。これにより、電源IC109に印加される電圧が制限され、部品破壊を回避することができる。
【0056】
以上説明したように、本実施例によれば、画像形成装置における軽負荷動作時にトランスから発生する振動音を低減するとともに、スイッチング素子の偶発故障による周辺部品の破壊を最小限に留めることができる。なお、画像形成装置における軽負荷時とは、画像形成を実行せずに待機している状態であり、一方、通常負荷時とは画像形成を実行している状態である。
【符号の説明】
【0057】
107 FET
108 トランス
109 電源IC
201、203、206 電流検知部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】