【技術分野】

【0001】

【背景技術】

【0002】

【先行技術文献】

【発明の概要】

しかしながら、スイッチング素子のスイッチング回数を少なくすると、単位時間当たりのスイッチング回数が可聴周波数に近くなってくる。また、同じ負荷状態であれば１回のスイッチングでスイッチング素子に流す電流量を増やす必要があるため、トランスから唸り音が発生するという課題があった。また、スイッチング素子の偶発故障により端子間が短絡した場合には過電流が流れ、周辺の素子を破壊するおそれがある。 本発明は、このような状況のもとでなされたもので、軽負荷動作時にトランスから発生する振動音を低減するとともに、スイッチング素子の偶発故障による周辺部品の破壊を最小限に留めることを目的とする。

前述の課題を解決するために、本発明は、以下の構成を備える。 （１）一次巻線及び二次巻線を有するトランスと、前記トランスの一次巻線に流れる電流をスイッチングするためのスイッチング素子と、を備え、前記二次巻線から所定の電圧を出力する第一の状態と、前記所定の電圧よりも低い電圧を出力する第二の状態と、で動作することが可能な電源装置であって、前記一次巻線に流れる電流を検知し、前記電流に応じた電圧を出力する検知手段と、前記検知手段が出力する電圧に応じて、前記スイッチング素子のスイッチング動作を制御する制御手段と、を備え、前記検知手段は、第一の検知部、第二の検知部、及び第三の検知部を有し、前記第一の検知部、前記第二の検知部、及び前記第三の検知部は、互いに並列に接続され、前記検知手段が前記制御手段に出力する出力電圧のうち、前記第二の状態のときに前記制御手段が前記スイッチング素子のスイッチング動作を停止する第一の出力電圧、前記第一の状態のときに前記制御手段が前記スイッチング素子のスイッチング動作を停止する第二の出力電圧、前記第二の検知部が導通状態となる第三の出力電圧、及び前記第三の検知部が導通状態となる第四の出力電圧の大小関係は、前記第一の出力電圧＜前記第三の出力電圧＜前記第二の出力電圧＜前記第四の出力電圧であることを特徴とする電源装置。 （２）記録材に画像を形成するための画像形成手段と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。 （３）記録材に画像を形成するための画像形成手段と、前記画像形成手段に電力を供給する電源装置と、を備える画像形成装置であって、前記電源装置は、一次巻線及び二次巻線を有するトランスと、前記トランスの一次巻線への電流をスイッチングするためのスイッチング素子と、を有し、前記二次巻線から所定の電圧を出力する第一の状態と、前記所定の電圧よりも低い電圧を出力する第二の状態と、で動作することが可能であり、前記一次巻線に流れる電流を検知し、前記電流に応じた電圧を出力する検知手段と、前記検知手段が出力する電圧に応じて、前記スイッチング素子のスイッチング動作を制御する制御手段と、を有し、前記検知手段は、第一の検知部、第二の検知部、及び第三の検知部を有し、前記第一の検知部、前記第二の検知部、及び前記第三の検知部は、互いに並列に接続され、前記検知手段が前記制御手段に出力する出力電圧のうち、前記第二の状態のときに前記制御手段が前記スイッチング素子のスイッチング動作を停止する第一の出力電圧、前記第一の状態のときに前記制御手段が前記スイッチング素子のスイッチング動作を停止する第二の出力電圧、前記第二の検知部が導通状態となる第三の出力電圧、及び前記第三の検知部が導通状態となる第四の出力電圧の大小関係は、前記第一の出力電圧＜前記第三の出力電圧＜前記第二の出力電圧＜前記第四の出力電圧であることを特徴とする画像形成装置。

本発明によれば、軽負荷動作時にトランスから発生する振動音を低減するとともに、スイッチング素子の偶発故障による周辺部品の破壊を最小限に留めることができる。

【図面の簡単な説明】

【0011】

【図1】一般的なスイッチング電源装置の回路構成を示す図

【図2】電源ＩＣの内部構成を示すブロック図

【図3】スイッチング電源装置の動作波形を示すグラフ

【図4】軽負荷時のスイッチング電源装置の動作波形を示すグラフ

【図5】トランスのフェライトコアが電磁力によって変形する様子を示す模式図

【図6】実施例１のスイッチング電源装置の回路構成を示す図

【図7】実施例１の電源ＩＣのＦＢ端子の電圧とバッファの電圧の関係を示すグラフ

【図8】実施例１の軽負荷時における電源ＩＣのＣＳ端子の電圧波形を示すグラフ

【図9】実施例１のスイッチング電源装置の通常時における動作波形を示すグラフ

【図10】実施例１のＣＳ端子の入力電圧、ダイオードの電流波形を示すグラフ

【図11】実施例１のＦＥＴの偶発故障時の動作波形を示すグラフ

【図12】実施例２のスイッチング電源装置の回路構成を示す図

【図13】実施例２のスイッチング電源装置の通常時における動作波形を示すグラフ

【図14】実施例３の画像形成装置の模式図

【発明を実施するための形態】

以下に、図面を参照して本発明の実施の形態について詳細に説明する。

［一般的なスイッチング電源装置の構成と動作］
まず、後述する実施例の回路との比較のために、一般的なスイッチング電源装置１００の構成と動作について説明する。図１は、一般的なスイッチング電源装置１００の回路構成を示す図である。

（電源ＩＣの起動時の動作）
商用交流電源１０２から入力された交流電圧は、回路保護用の電流ヒューズ１０３と整流ダイオードブリッジ１０４を介して全波整流され、一次平滑コンデンサ１０５(以下、平滑コンデンサ１０５という)に直流電圧として充電される。更に、平滑コンデンサ１０５に充電された直流電圧は、起動抵抗１０６を介し、電源ＩＣ１０９のＳＴ端子に供給され、所定電圧まで充電されると、電源ＩＣ１０９は起動される。制御手段である電源ＩＣ１０９が起動されると、ＤＲＶ端子から抵抗１１０を介してスイッチング素子であるＦＥＴ１０７のゲート端子にハイレベル信号が出力される。そして、ＦＥＴ１０７が導通状態になると、トランス１０８の一次巻線Ｎｐの両端に平滑コンデンサ１０５の直流電圧が印加される。このとき、トランス１０８の二次巻線Ｎｓ側にも電圧が誘起されるが、ダイオード１１６のアノード側を負とする電圧であるため、ダイオード１１６は導通状態とならず、トランス１０８の二次側には電圧は伝達されない。同様に、トランス１０８の補助巻線Ｎｂ側にも電圧が誘起されるが、ダイオード１１１のアノード側を負とする電圧であるため、ダイオード１１１は導通状態とはならず、補助巻線Ｎｂには電流は流れない。したがって、トランス１０８の一次巻線Ｎｐを流れる電流はトランス１０８の励磁電流だけで、トランス１０８には励磁電流の２乗に比例したエネルギーが蓄積される。なお、励磁電流は時間に比例して増大する。

次に、電源ＩＣ１０９のＤＲＶ端子からの出力がローレベルになると、ＦＥＴ１０７は導通状態から非導通状態となる。ＦＥＴ１０７が非導通状態になると、トランス１０８の各巻線には、ＦＥＴ１０７が導通時とは逆極性の電圧が誘起される。その結果、トランス１０８の二次巻線Ｎｓには、ダイオード１１６のアノード側を正とする電圧が誘起され、ダイオード１１６が導通状態となる。そして、トランス１０８に蓄積されたエネルギーが、整流平滑回路を構成するダイオード１１６と平滑コンデンサ１１７で整流、平滑され、直流の出力電圧１１８となり、負荷１１９に供給される。また、補助巻線Ｎｂには、ダイオード１１１のアノード側を正とする電圧が誘起され、ダイオード１１１が導通状態となる。そして、ダイオード１１１を介してコンデンサ１１３が充電され、コンデンサ１１３に充電された直流電圧は電源ＩＣ１０９のＶＣＣ端子に供給される。

（出力電圧の制御）
図１のスイッチング電源装置では、出力電圧１１８の電圧制御は次のように行われる。まず、トランス１０８の二次側に生成された出力電圧１１８は、レギュレーション抵抗１２３、１２４とで分圧され、シャントレギュレータ１２５のＲＥＦ端子に入力される。そして、シャントレギュレータ１２５のＲＥＦ端子に入力された電圧レベルに応じたフィードバック信号がシャントレギュレータ１２５のＡ端子から出力される。シャントレギュレータ１２５はフォトカプラ１１５と接続されており、シャントレギュレータ１２５から出力されたフィードバック信号は、フォトカプラ１１５を介して、電源ＩＣ１０９のＦＢ端子に入力される。抵抗１２１は、フォトカプラ１１５のＬＥＤに流れる電流を制限するための抵抗である。そして、電源ＩＣ１０９は、ＦＢ端子から入力されたフィードバック信号に基づいてＦＥＴ１０７のスイッチング制御を行うことで、安定した出力電圧の制御を行うことができる。なお、図１中の電源ＩＣ１０９の内の符号は、各端子の名称である。

［電源制御ＩＣの構成と動作］
次に、電源ＩＣ１０９の構成と動作について説明する。ここでは、一例として周波数非固定、デュティー非固定、電流制御モードで動作する電源ＩＣ１０９について説明する。図２は、電源ＩＣ１０９の内部構成を示すブロック図である。図２において、起動回路４００は、電源ＩＣ１０９の起動回路であり、スイッチング電源装置１００の立ち上げ直後にＳＴ端子経由で入力される電圧が所定の電圧になると、電源ＩＣ１０９の起動を行う。電源ＩＣ１０９が起動されると、それ以降はコンデンサ１１３からＶＣＣ端子を介して入力される直流電圧により電源ＩＣ１０９を駆動する。ＢＯＴＴＯＭ端子は、ＦＥＴ１０７のドレイン端子−ソース端子間の電圧Ｖｄｓをモニターするための端子である。ＦＢ（フィードバック）端子は、フォトカプラ１１５を介して、出力電圧１１８の変動を示すフィードバック信号が入力される端子である。ＣＳ端子は、ＦＥＴ１０７のドレイン端子に流れる電流Ｉｄをモニターするための端子であり、電流検知部２０１を構成する電流検知抵抗２００の両端に生じる電圧が入力される。また、ＣＳ端子に入力される電圧が所定の電圧を超えると、電源ＩＣ１０９はＦＥＴ１０７のスイッチング動作を停止させる。ＤＲＶ端子は、ＲＳフリップフロップ４１３のＱ端子とＦＥＴ１０７のゲート端子とに接続されており、Ｑ端子の出力をＦＥＴ１０７のゲート端子に出力することにより、ＦＥＴ１０７のスイッチング動作を制御する。

コンパレータ４０７は、ＢＯＴＴＯＭ端子から入力された電圧（ＦＥＴ１０７のドレイン端子−ソース端子間の電圧Ｖｄｓ）が基準電圧４０８を下回ると、ＡＮＤ回路４１１へハイレベル信号を出力する。また、ＢＯＴＴＯＭ端子から入力された電圧が基準電圧４０８以上であれば、コンパレータ４０７はＡＮＤ回路４１１へローレベル信号を出力する。コンパレータ４０９は、ＦＢ端子から入力される電圧が基準電圧４１０を上回ると、ＡＮＤ回路４１１へハイレベル信号を出力し、ＦＢ端子から入力される電圧が基準電圧４１０以下であれば、ＡＮＤ回路４１１へローレベル信号を出力する。ＡＮＤ回路４１１には、コンパレータ４０７とコンパレータ４０９からの出力が入力され、２つの入力信号の論理和（ＡＮＤ）がＲＳフリップフロップ４１３のＳ(セット)端子に出力される。バッファ４１５は、ＦＢ端子から入力された電圧をレベル変換し、コンパレータ４１２の反転入力（−）端子に出力する。コンパレータ４１２は、ＦＢ端子から入力されてバッファ４１５によりレベル変換された電圧とＣＳ端子の入力電圧とを比較し、ＣＳ端子の入力電圧が高い場合にはハイレベル信号を出力し、バッファ４１５の出力電圧が高い場合にはローレベル信号を出力する。また、コンパレータ４１２は、ＣＳ端子から入力された電圧が基準電圧４１４よりも高くなった場合には、電源ＩＣ１０９の発振動作を停止させるため、ハイレベル信号を出力する。ＲＳフリップフロップ４１３は、ＡＮＤ回路４１１からハイレベル信号がＳ端子に入力された場合にはＱ端子の出力をハイレベルに設定し、コンパレータ４１２からハイレベル信号がＲ(リセット)端子に入力された場合にはＱ端子の出力をローレベルに設定する。

［スイッチング電源装置の動作波形］
次に、上述した電源ＩＣ１０９を使用したスイッチング電源装置１００の動作及び動作波形について説明する。図３は、スイッチング電源装置１００の動作波形を示すグラフである。図３において、（ａ）〜（ｃ）は、電源ＩＣ１０９のＲＳフリップフロップ４１３のＳ端子、Ｒ端子の入力電圧波形、Ｑ端子の出力電圧波形をそれぞれ示している。（ｄ）、（ｅ）は、それぞれＦＥＴ１０７のドレイン端子−ソース端子間の電圧Ｖｄｓの電圧波形、ＦＥＴ１０７のドレイン端子に流れる電流Ｉｄの電流波形を示している。（ｆ）は、トランス１０８の二次側のダイオード１１６の電流Ｉｆの電流波形、（ｇ）は、トランス１０８の二次側から出力される出力電圧１１８の電圧波形を示している。（ｈ）、（ｉ）は、それぞれ電源ＩＣ１０９のバッファ４１５の出力電圧、ＣＳ端子に入力される電圧波形を示している。また、図３の横軸は時間であり、ｔ１〜ｔ３は、時刻(タイミング)を示す。なお、以下の説明において、括弧内のａ〜ｉは、図３の（ａ）〜（ｉ）を指している。以下では、図３を用いて、主に電源ＩＣ１０９、ＦＥＴ１０７、トランス１０８、ダイオード１１６の動作について説明する。

（タイミング１）
図３のタイミングｔ１は、電源ＩＣ１０９のＡＮＤ回路４１１からハイレベル信号がＲＳフリップフロップ４１３のＳ端子に入力されてＱ端子の出力がハイレベルとなり、その結果、ＦＥＴ１０７が導通状態になったばかりのタイミングを示している（ａ、ｃ）。このとき、ＦＥＴ１０７のドレイン電流Ｉｄは、直線的に増加し（ｅ）、ＦＥＴ１０７のドレイン電流Ｉｄにより、トランス１０８にエネルギーが蓄積される。また、トランス１０８の二次側に誘起される電圧はダイオード１１６のアノード側を負とする電圧であるため、ダイオード１１６には電流Ｉｆが流れない（ｆ）。このため、トランス１０８の出力電圧１１８は下降する（ｇ）。更に、電源ＩＣ１０９のバッファ４１５の出力電圧は、フォトカプラ１１５を介し、ＦＢ端子に入力された電圧により徐々に上昇する（ｈ）。また、ＣＳ端子の入力電圧もＦＥＴ１０７のドレイン電流Ｉｄの増加と同様に、直線的に増加する（ｅ、ｉ）。

（タイミング２）
次に、タイミング２は、電源ＩＣ１０９のバッファ４１５の出力電圧よりもＣＳ端子の入力電圧が高くなったタイミングを示している。このとき、コンパレータ４１２からハイレベル信号がＲＳフリップフロップ４１３のＲ端子に入力される（ｂ）。その結果、ＲＳフリップフロップ４１３のＱ端子、すなわち電源ＩＣ１０９のＤＲＶ端子の出力がローレベルとなり（ｃ）、ＦＥＴ１０７は非導通状態になる。このため、ＦＥＴ１０７のドレイン電流Ｉｄは流れなくなる（ｅ）。また、トランス１０８の二次側のダイオード１１６はアノード側を正とする電圧であるため導通状態となり、トランス１０８に蓄積されたエネルギーがダイオード１１６の電流Ｉｆとして流れ始めることで（ｆ）、出力電圧１１８は上昇する（ｇ）。このため、バッファ４１５の出力電圧は、フォトカプラ１１５を介した電源ＩＣ１０９のＦＢ端子の入力電圧により、徐々に下降する（ｈ）。また、電源ＩＣ１０９のＣＳ端子の入力電圧も、ＦＥＴ１０７のドレイン電流Ｉｄの停止（ｅ）とともに、０Ｖとなる（ｉ）。

（タイミング３）
続いて、タイミング３は、電源ＩＣ１０９のＢＯＴＴＯＭ端子の入力電圧が基準電圧４０８以下となり、かつ、バッファ４１５の出力電圧が基準電圧４１０よりも高くなったタイミングを示している。図１の抵抗１１４は、ＢＯＴＴＯＭ端子に印加される電圧を電源ＩＣ１０９の検出電圧や定格電圧に合わせて調整するための抵抗である。このとき、電源ＩＣ１０９のＡＮＤ回路４１１から、ＲＳフリップフロップ４１３のＳ端子にハイレベル信号が出力され（ａ）、ＲＳフリップフロップ４１３のＱ端子、すなわち電源ＩＣ１０９のＤＲＶ端子の出力がハイレベルになる（ｃ）。その結果、ＦＥＴ１０７が導通状態になる（ｅ）。このタイミング３は、タイミング１と同じタイミングであり、上述した一連の回路動作が引き続き、繰り返される。

［軽負荷時のスイッチング電源装置の動作］
次に、負荷１１９が軽負荷のときにＦＥＴ１０７のスイッチング回数を減らすスイッチング動作の一例について図を用いて説明する。なお、軽負荷の状態とは、負荷１１９に供給する電流が通常の負荷の状態に比べて小さい状態を意味する。図４は、第二の状態である軽負荷時のスイッチング電源装置１００の動作波形を示すグラフである。図４において、（ａ）〜（ｇ）、（ｉ）に示されている電圧、電流波形のグラフは、図３の（ａ）〜（ｇ）、（ｉ）で説明したグラフと同じ電圧、電流波形のグラフである。なお、図４の（ｈ）は、電源ＩＣ１０９のＦＢ端子の入力電圧の電圧波形のグラフである。また、図４の横軸は時間であり、ｔ１〜ｔ４は、時刻(タイミング)を示す。なお、（ｈ）の点線は、電源ＩＣ１０９のコンパレータ４０９の基準電圧４１０の電圧を示している。また、（ｉ）の電圧Ｖｔｈ１は、軽負荷時のＣＳ端子の入力電圧の閾値電圧を示し、ＣＳ端子の入力電圧が閾値電圧Ｖｔｈ１以上になると、コンパレータ４１２からハイレベル信号が出力される。その結果、ＲＳフリップフロップ４１３のＱ端子の出力がハイレベルからローレベルとなり、ＦＥＴ１０７は非導通状態となる。

図４に示すように、軽負荷時のタイミングｔ１の動作は上述した図３と同じである。軽負荷時は、コンパレータ４１２からハイレベル信号が出力される閾値電圧Ｖｔｈ１は、図３に示す第一の状態である通常時の場合に比べて低くなっている。そのため、ＦＥＴ１０７が非導通となるタイミングｔ２は、図３の場合に比べて早くなっている。また、軽負荷時では、ＦＢ端子の入力電圧が通常時に比べて低くなる。そのため、ＦＢ端子の入力電圧がコンパレータ４０９の基準電圧４１０以下の間は、コンパレータ４０９の出力はローレベルとなるため、ＲＳフリップフロップ４１３のＱ端子はローレベルの出力を維持する。タイミングｔ４でダイオード１１６の電流Ｉｆが流れなくなった後も、ＦＢ端子の入力電圧が基準電圧４１０よりも高くなるまでは、コンパレータ４０９の出力はローレベルのままであり、ＦＥＴ１０７は非導通状態が維持される。そして、タイミングｔ３で、ＦＢ端子の入力電圧が基準電圧４１０よりも高くなると、タイミングｔ１と同様に、コンパレータ４０９の出力がハイレベルとなり、ＲＳフリップフロップ４１３のＱ端子の出力がハイレベルとなり、ＦＥＴ１０７が導通状態となる。以上説明したように軽負荷時には、ＦＥＴ１０７は通常動作時に比べて間欠動作を行う。

［軽負荷時のトランスの唸り音］
トランス１０８の唸り音の発生メカニズムの一例について、図を用いて説明する。図５は、トランス１０８のフェライトコア１０１が、ＦＥＴ１０７のスイッチング動作による電磁力によって変形する様子を示した模式図である。図５（ａ）は、ＦＥＴ１０７が導通状態となり、フェライトコア１０１に電磁力が加わったときの様子を示した模式図である。なお、実線は電磁力が加えられたときのフェライトコア１０１の形状を示し、破線は電磁力が加えられていないときのフェライトコア１０１の元の形状を示している。図５（ｂ）は、ＦＥＴ１０７が非導通状態となり、電磁力が減少するときのフェライトコア１０１の様子を示す模式図である。実線は電磁力が減少するときのフェライトコア１０１の形状を示し、破線は電磁力が加えられていないときのフェライトコア１０１の元の形状を示している。なお、図中、１０１ａ〜１０１ｆは、フェライトコア１０１の磁脚を指している。

図５（ａ）に示すように、ＦＥＴ１０７をスイッチングしたときの電磁力により、フェライトコア１０１は歪み、その際に唸り音が発生する。このときの電磁力は、フェライトコア１０１の中央磁脚（１０１ｃ、１０１ｄ）に最も大きく働き、対向する互いの中央磁脚を吸いつける方向（矢印方向）に発生する。その結果、フェライトコア１０１は、電磁力を受けて図５（ａ）のように変形することになる。一方、ＦＥＴ１０７が非導通状態となり、磁束が減少すると、フェライトコア１０１の弾性により復元力が働き、フェライトコア１０１は図５（ｂ）のように変形する。このようにフェライトコア１０１が変形する結果、外側磁脚同士（１０１ａと１０１ｂ、１０１ｅと１０１ｆ）は互いに振動し、擦れることにより唸り音が発生するようになる。

また、この音の大きさはトランス１０８に蓄えられたエネルギー量と相関関係がある。ここで、トランス１０８に蓄えられるエネルギーをＥ［Ｊ］、トランス１０８のインダクタンスをＬ［Ｈ］、トランス１０８に流れる電流をＩ［Ａ］、時間をｔ［ｓｅｃ］とする。トランス１０８に蓄えられるエネルギーＥは、次の式（１）のように表すことができる。
また、トランス１０８に誘起される電圧Ｖは、次の式（２）のように表すことができる。
式（２）より、トランス１０８に流れる電流Ｉは、次の式（３）のように表すことができる。
式（３）より、ＦＥＴ１０７の導通時間が長いほど、トランス１０８に流れる電流が大きくなり、トランス１０８に流れる電流が大きくなるほど、トランス１０８に印加される磁界が大きくなり、その結果、トランス１０８の唸り音も大きくなる。そのため、このようなスイッチング電源装置を備えた場合には、軽負荷時でスイッチング周波数が人の可聴域に近くなっている場合には、唸り音として聞こえやすくなり、軽負荷時の課題となっている。

［スイッチング電源装置の構成］
図６は、実施例１のスイッチング電源装置１００の回路構成を示す図である。図６に示す回路と、図１の一般的な回路との違いは、以下の２点である。１点目は、図６では、検知手段である電流検知部２０１（第一の検知部）である電流検知抵抗２０２（第一の抵抗）に、電流検知部２０３（第二の検知部）と、電流検知部２０６（第三の検知部）と、が並列に接続されている点である。なお、検知手段である電流検知部２０３は、抵抗２０４（第二の抵抗）とダイオード２０５（第一のダイオード）から構成され、抵抗２０４とダイオード２０５は直列に接続されている。また、検知手段である電流検知部２０６は、ダイオード２０７（第二のダイオード）から構成されている。２点目は、電流検知部２０１は図１、図６ともに、それぞれ１つの電流検知抵抗２００、２０２で構成されているが、実施例１の電流検知抵抗２０２の抵抗値は図１の電流検知抵抗２００の抵抗値よりも大きい点である。なお、図６では、図１、２と同じ構成には同じ符号を付し、ここでの説明を省略する。 次に、負荷１１９が軽負荷のときにスイッチング電源装置１００がスイッチング回数を減らす動作の一例について説明する。図７は、図２で説明した電源ＩＣ１０９のＦＢ端子の入力電圧とバッファ４１５の出力電圧の関係を示すグラフである。図７の縦軸はバッファ４１５の出力電圧を示し、横軸はＦＢ端子の入力電圧（図中、ＦＢ端子の電圧）を示す。スイッチング電源装置１００では、電源ＩＣ１０９のＦＢ端子の入力電圧に応じて、３つの動作期間、すなわち軽負荷時の期間である期間５０１、通常時の期間である期間５０２、過電流保護の期間である期間５０３が設けられている。また、バッファ４１５の出力電圧の閾値電圧として、軽負荷時のＣＳ端子の閾値電圧である電圧Ｖｔｈ１（第一の出力電圧）、通常時の過電流検知電圧である過電流閾値電圧の電圧Ｖｔｈ２（第二の出力電圧）が設けられている。また、電圧Ｖｆ１（第三の出力電圧）、Ｖｆ２（第四の出力電圧）は、それぞれ図６に示す電流検知部２０３のダイオード２０５、電流検知部２０６のダイオード２０７の順方向電圧である。また、ｔ５、ｔ６、ｔ３０１は時刻（タイミング）を示す。 電源ＩＣ１０９は、ＦＢ端子の入力電圧が所定の電圧値以下の場合には軽負荷であると判断し、軽負荷時である期間５０１では、バッファ４１５の出力電圧を電圧Ｖｔｈ１に固定する。そのため、図４のタイミングｔ２のように、バッファ４１５から出力される電圧Ｖｔｈ１とＣＳ端子の入力電圧が一致するタイミングで、コンパレータ４１２はハイレベル信号をＲＳフリップフロップ４１３のＲ端子に出力する。これによりＲＳフリップフロップ４１３のＱ端子の出力がハイレベルからローレベルとなってＤＲＶ端子を介してＦＥＴ１０７のゲート端子に出力され、その結果、ＦＥＴ１０７は非導通状態となる。 また、通常時の期間５０２は、電源ＩＣ１０９がバッファ４１５の出力電圧とＣＳ端子の入力電圧の比較結果に応じて、ＦＥＴ１０７をスイッチングしている期間である。期間５０２では、図３のタイミングｔ２のように、バッファ４１５の出力電圧とＣＳ端子の入力電圧が一致するタイミングで、ＦＥＴ１０７は非導通状態となる。更に、ＦＥＴ１０７のドレイン電流Ｉｄが過電流状態である期間５０３では、バッファ４１５の出力電圧が過電流閾値電圧の電圧Ｖｔｈ２よりも高くなる。コンパレータ４１２は基準電圧４１４である電圧Ｖｔｈ２とＣＳ端子の入力電圧が一致するタイミングｔ６でＲＳフリップフロップ４１３をリセットし、ＦＥＴ１０７を非導通状態にする。なお、本実施例では、図７の特性を持つ電源ＩＣ１０９を用いるものとする。 また、本実施例では、図６に示すスイッチング電源装置１００の回路素子の定数等を以下の値とする。商用交流電源１０２の交流電圧を１００Ｖｒｍｓ、電解コンデンサである平滑コンデンサ１０５の両端電圧を１４０Ｖ、トランス１０８の一次インダクタンス値を２００μＨ、電流検知抵抗２０２の抵抗値を０．２Ωとする。また、ダイオード２０５の順方向電圧Ｖｆ１を０．３Ｖ、ダイオード２０７の順方向電圧Ｖｆ２を０．６Ｖとし、図１の電流検知部２０１の電流検知抵抗２００の抵抗値を０．１５Ωとする。更に、軽負荷時のＣＳ端子の閾値電圧である電圧Ｖｔｈ１を０．１Ｖ、過電流閾値電圧の電圧Ｖｔｈ２を０．５Ｖとする。電圧Ｖｔｈ１、Ｖｔｈ２、順方向電圧Ｖｆ１、Ｖｆ２の大小関係は、Ｖｔｈ１＜Ｖｆ１＜Ｖｔｈ２＜Ｖｆ２の関係である。 ［スイッチング電源装置の動作］
（軽負荷時の回路動作）
図８は、軽負荷時における一般的な回路構成（図１）における電源ＩＣ１０９のＣＳ端子の入力電圧と本実施例の回路構成（図６）におけるＣＳ端子の入力電圧の波形を示した図である。図８の縦軸は、電源ＩＣ１０９のＣＳ端子の入力電圧を示し、横軸は時間を示す。図８の期間５１１は、一般的な回路構成で、軽負荷時にＦＥＴ１０７が導通している期間、期間５１２は一般的な回路構成で、軽負荷時にＦＥＴ１０７が非導通の期間を示している。また、電圧Ｖｔｈ１、Ｖｔｈ２、順方向電圧Ｖｆ２については上述したので、ここでの説明は省略する。 図８において、実線で示すＣＳ端子の入力電圧波形Ｖｃｓ１は本実施例の回路構成（図６）のＣＳ端子の入力電圧波形であり、破線で示すＣＳ端子の入力電圧波形Ｖｃｓ２は一般的な回路構成（図１）における電源ＩＣ１０９のＣＳ端子の入力電圧波形である。上述したように、本実施例の電流検知部２０１の電流検知抵抗２０２の抵抗値は、一般的な回路構成の電流検知抵抗２００の抵抗値よりも大きい。そのため、本実施例でのＣＳ端子への入力電圧波形Ｖｃｓ１が上昇するスピードが一般的な回路に比べて速いため、閾値電圧の電圧Ｖｔｈ１に到達するタイミングが一般的な回路のＣＳ端子の入力電圧波形Ｖｃｓ２に比べて早くなる。ＣＳ端子への入力電圧波形Ｖｃｓ１が閾値電圧の電圧Ｖｔｈ１に到達すると、ＦＥＴ１０７は非導通状態となり、ＣＳ端子への入力電圧波形Ｖｃｓ１は０Ｖとなる。その結果、ＦＥＴ１０７の導通時間は一般的な回路構成の場合の導通時間（Ｖｃｓ２）に比べて短くなり、トランス１０８に流れるピーク電流を減らすことができるので、トランス１０８の唸り音を従来よりも低減することができる。なお、本実施例の回路構成の電流検知抵抗２０２において、一般的な回路構成の電流検知抵抗２００よりも抵抗値を大きくすることができる理由については、後述する。 ここで、電解コンデンサを使用した平滑コンデンサ１０５の両端電圧を電圧Ｖｄｃ、軽負荷時の過電流閾値電圧を電圧Ｖｔｈ１、トランス１０８の一次インダクタンスをＬ、トランス１０８の一次側に流れる電流をＩ、時間をｔとする。また、電流検知部２０１の電流検知抵抗２００（図１）又は電流検知抵抗２０２（図６）の抵抗値を抵抗Ｒとする。すると、電圧Ｖｄｃは、上述した式（２）より、以下の式（４）のように表すことができる。
そして、ＦＥＴ１０７の導通時間ｔｏｎは、式（４）より、以下の式（５）のように表すことができる。
式（５）から、電流検知抵抗の抵抗値Ｒが大きい方が、ＦＥＴ１０７の導通期間ｔｏｎが短くなることが分かる。このときのトランス１０８に流れるピーク電流Ｉｐｋは、後述する式（６）の電圧Ｖｔｈ２を電圧Ｖｔｈ１に置き換えて算出すると、一般的な回路構成の場合には約０．６７Ａ（＝Ｖｔｈ１／Ｒ＝０．１（Ｖ）／０．１５（Ω））となる。一方、本実施例の場合のトランス１０８に流れるピーク電流Ｉｐｋは、約０．５Ａ（＝Ｖｔｈ１／Ｒ＝０．１（Ｖ）／０．２（Ω））となる。このように、本実施例の回路構成の方が、一般的な回路構成と比べて、トランス１０８に流れるピーク電流Ｉｐｋを小さくすることができる。 （通常時の回路動作）
続いて、負荷１１９が軽負荷時と過電流保護時の間の通常時の負荷状態（図７中の期間５０２）の場合の回路動作について図を用いて説明する。図９は、図６のスイッチング電源装置１００の通常時における動作波形を示すグラフである。図９において、（ａ）は、電源ＩＣ１０９のＲＳフリップフロップ４１３のＱ端子の出力電圧波形、（ｂ）、（ｃ）は、それぞれＦＥＴ１０７のドレイン端子−ソース端子間電圧Ｖｄｓの電圧波形、ドレイン端子に流れる電流Ｉｄの電流波形を示している。（ｄ）、（ｅ）は、それぞれ電源ＩＣ１０９のバッファ４１５の出力電圧、ＣＳ端子の入力電圧波形を示している。また、図９の横軸は時間であり、ｔ３０１は、時刻(タイミング)を示す。なお、以下の説明において、括弧内のａ〜ｅは、図９の（ａ）〜（ｅ）を指している。 本実施例の図６に示す回路構成では、通常時の過電流を検知する閾値である電圧Ｖｔｈ２（０．５Ｖ）よりも、電流検知部２０３のダイオード２０５の順方向電圧（０．３Ｖ）の方が低い。そのため、電流検知部２０３にかかる電圧（以下、ＣＳ端子の入力電圧Ｖｃｓとする）がダイオード２０５の順方向電圧Ｖｆ１以上になると（図９のタイミングｔ３０１）、電流検知部２０３に電流が流れ始める。ダイオード２０５に用いられるダイオードには、例えばショットキーバリアダイオードなどがある。 一般的な回路構成の場合には、ＣＳ端子の入力電圧はバッファ４１５の出力電圧に到達するまでは、同じ傾きで上昇するグラフとなっていた（図３の（ｈ）、（ｉ））が、図９では、ＣＳ端子の入力電圧の波形の傾きがタイミングｔ３０１において変化している。図６の回路では、ＣＳ端子の入力電圧Ｖｃｓは、電圧値がダイオード２０５の順方向電圧Ｖｆ１に達するまでは電流検知抵抗２０２で検出された波形となる。ところが、ＣＳ端子の入力電圧Ｖｃｓが順方向電圧Ｖｆ１以上になると、電流検知部２０３のダイオード２０５が導通状態となる。その結果、ＦＥＴ１０７のドレイン端子に流れる電流Ｉｄの電流値は、電流検知抵抗２０２、抵抗２０４、ダイオード２０５の合成抵抗により検出される電圧として、ＣＳ端子に入力されることになる。なお、通常時では、ダイオード２０７の順方向電圧Ｖｆ２は過電流検知の閾値である電圧Ｖｔｈ２よりも高いため、ダイオード２０７は導通状態とはならないため、電流Ｉｄを検知する合成抵抗には含まれない。 図１０は、一般的な回路構成（図１）の場合と、一般的な回路構成で電流検知抵抗２００の抵抗値のみ大きくした場合、及び本実施例の回路構成（図６）の場合のＣＳ端子の入力電圧波形、及びそのときのダイオード１１６を流れる電流波形を示している。図１０（ａ）の縦軸はＣＳ端子の入力電圧を示し、図１０（ｂ）の縦軸はダイオード１１６の電流値を示す。なお、図１０（ａ）、及び図１０（ｂ）の横軸は時間を示し、ｔ３０１、ｔ３０２、ｔ３０２’は、時刻（タイミング）を示す。電圧波形Ｖｃｓ３１１（破線で表示）は一般的な回路構成におけるＣＳ端子の入力電圧波形、電圧波形Ｖｃｓ３１２（一点鎖線で表示）は、一般的な回路構成で電流検知抵抗２００の抵抗値を大きくしたときのＣＳ端子の入力電圧波形を示している。また、電圧波形Ｖｃｓ３１３（実線で表示）は、本実施例の回路構成におけるＣＳ端子の入力電圧波形を示している。一方、電流波形Ｉｆ３２１（二点鎖線で表示）は一般的な回路構成におけるダイオード１１６の電流波形、電流波形Ｉｆ３２２（一点鎖線で表示）は一般的な回路構成から電流検知抵抗２００の抵抗値を大きくしたときのダイオード１１６の電流波形を示している。また、電流波形Ｉｆ３２３（二点鎖線で表示）は、本実施例の回路構成におけるダイオード１１６の電流波形である。 図１０（ａ）のＣＳ端子の入力電圧波形の状態は過電流検知閾値である電圧Ｖｔｈ２で制御されているため、負荷１１９へ電力を最大限供給可能な状態は、ＣＳ端子の入力電圧が電圧Ｖｔｈ２のとき（図７中のタイミングｔ６）である。したがって、一般的な回路構成の場合の電圧波形Ｖｃｓ３１１でも、一般的な回路構成で電流検知抵抗２００の抵抗値を大きくした電圧波形Ｖｃｓ３１２の場合でも、それぞれタイミングｔ３０２、タイミングｔ３０２’で、電圧が電圧Ｖｔｈ２に到達する。すると、ＦＥＴ１０７が非導通状態となり、ＣＳ端子の入力電圧が０Ｖとなり、トランス１０８の二次側のダイオード１１６が導通状態となる。図１０（ｂ）は、タイミングｔ３０２、ｔ３０２’でダイオード１１６が導通状態になった後の、ダイオード１１６を流れる電流Ｉｆの電流波形を示している。電流波形Ｉｆ３２２に示すように電流検知抵抗２０２の抵抗値を大きくするだけでは、一般的な回路構成のままの電流波形Ｉｆ３２１に比べて、ダイオード１１６に流れる電流Ｉｆの平均電流量が少ないため、負荷１１９へ供給できる電力が少ないことが分かる。また、このとき、タイミングｔ３０２、ｔ３０２’では、電流検知部２０６のダイオード２０７の順方向電圧Ｖｆ２は０．６Ｖであり、通常時の過電流検知の閾値電圧Ｖｔｈ２の０．５Ｖよりも電圧が高いため、ダイオード２０７は導通しない。 このように、一般的な回路構成では、電流検知抵抗２００の抵抗値を大きくするだけでは、過電流保護が働く負荷１１９の抵抗値を高くする必要がある。また、スイッチング電源装置１００に必要な負荷仕様は予め定められているため、電流検知抵抗２００の抵抗値を所定の抵抗値よりも大きくできないという制約がある。 本実施例では、電流検知部２０３のダイオード２０５の順方向電圧Ｖｆ１や抵抗２０４の抵抗値によって、同じ負荷仕様にすることができる。すなわち一般的な回路構成の場合のＣＳ端子の電圧波形Ｖｃｓ３１１と同じタイミングｔ３０２で過電流保護が起動されるように、抵抗２０２と抵抗２０４とダイオード２０５の合成抵抗値が抵抗２００と同じになる抵抗２０４とダイオード２０５を選択する。これにより、本実施例でのトランス１０８に蓄えられるエネルギーが一般的な回路構成の場合と同じになるため、一般的な回路構成の場合のダイオード１１６に流れる電流波形Ｉｆ３２１と本実施例の場合の電流波形Ｉｆ３２３の平均電流は等しくなる。その結果、本実施例では、負荷１１９へ供給できる電力は一般的な回路構成の場合と同じ電力を負荷１１９へ供給することができるとともに、過電流保護が働く負荷１１９の値を変えることなく、軽負荷時のトランスの唸り音を低減することができる。 ここで、電流検知抵抗２００の抵抗値をＲ１、電流検知抵抗２０２の抵抗値をＲ１’、抵抗２０４の抵抗値をＲ２、ダイオード２０５の電圧降下をＶｆ１、過電流保護時のＦＥＴ１０７のドレイン電流Ｉｄの電流ピーク値をＩｐｋとする。本実施例の回路構成で電流検知部２０１に流れる電流ピーク値をＩ１、電流検知部２０３に流れる電流ピーク値をＩ２とすると、電流ピーク値Ｉｐｋ、Ｉ１、Ｉ２、抵抗値Ｒ２は、それぞれ以下の式（６）、（７）、（８）、（９）のように表すことができる。
本実施例では、式（６）から電流ピーク値Ｉｐｋは３．３３Ａ（アンペア）（＝Ｖｔｈ２／Ｒ１＝０．５（Ｖ）／０．１５（Ω））と算出される。同様に、式（７）から電流ピーク値Ｉ１は２．５Ａ（＝Ｖｔｈ２／Ｒ１’＝０．５（Ｖ）／０．２（Ω））と算出される。更に、式（８）から電流ピーク値Ｉ２は０．８３Ａ（＝Ｉｐｋ−Ｉ１＝３．３３（Ａ）−２．５（Ａ））と算出される。また、式（９）から抵抗値Ｒ２は０．２４Ω（＝（Ｖｔｈ２−Ｖｆ１）／Ｉ２＝（０．５（Ｖ）−０．３（Ｖ））／０．８３（Ａ））と算出される。なお、本実施例では説明を簡便にするためにダイオード２０５の順方向電圧Ｖｆ１を固定値として取り扱ったが、実際には順方向電圧Ｖｆ１は温度や順方向電流によって変化するため、式（９）と必ずしも一致しないことがある。そのため、ＣＳ端子の入力電圧波形は図１０（ａ）の電圧波形Ｖｃｓ３１３のように、タイミングｔ３０１を過ぎると電圧波形は曲線で変化する。 ［スイッチング素子の偶発故障時の動作］
次に、偶発故障の一例として、ＦＥＴ１０７のドレイン端子とゲート端子が何らかの故障により短絡し、その状態が維持された場合の回路保護について図を用いて説明する。図１１は、スイッチング電源装置１００の通常時、過電流検出時、ＦＥＴ１０７のドレイン端子とゲート端子が短絡した場合のＣＳ端子の入力電圧の電圧波形を示したグラフである。図１１の縦軸はＣＳ端子の入力電圧を示し、横軸は時間（タイミング）を示す。また、破線は、一般的な回路構成（図１）での電圧波形、実線は本実施例の回路構成（図６）でのＦＥＴ１０７が正常な場合の電圧波形、一点鎖線は本実施例の回路構成（図６）でのＦＥＴ１０７が短絡していた場合の電圧波形を示す。タイミングｔ３０３は、ＣＳ端子の入力電圧が電流検知部２０６のダイオード２０７の順方向電圧Ｖｆ２と同じ電圧値になったタイミングを示す。なお、電圧Ｖｔｈ１、Ｖｆ１、Ｖｔｈ２、タイミングｔ３０１、ｔ３０２は、上述しており、ここでの説明を省略する。 本実施例の図６の回路において、ＦＥＴ１０７のドレイン端子とゲート端子が短絡（ショート）すると、トランス１０８の一次巻線Ｎｐで電圧降下するものの、略電圧Ｖｄｃの直流電圧がＦＥＴ１０７のゲート端子とソース端子間に印加されることになる。このとき図１１のタイミングｔ３０２で、電源ＩＣ１０９はＣＳ端子の入力電圧が過電流閾値である電圧Ｖｔｈ２に達したことを検知すると、ＲＳフリップフロップ４１３をリセットし、Ｑ端子から出力をローレベルにして、ＦＥＴ１０７を非導通にしようとする。ところが、ＦＥＴ１０７に電解コンデンサである平滑コンデンサ１０５の両端電圧Ｖｄｃが供給され続けるため、ＦＥＴ１０７は導通状態を持続する。図中、電圧波形Ｖｃｓ３３１で示すように一般的な回路構成の場合には、タイミングｔ３０２を過ぎた後もＦＥＴ１０７のドレイン電流Ｉｄは増え続け、電流検知抵抗２００に過大な電圧が印加されることになり、電源ＩＣ１０９が故障する原因となる。 一方、本実施例の回路構成では、タイミングｔ３０３にて電圧波形Ｖｃｓ３３２の電圧がダイオード２０７の順方向電圧Ｖｆ２になるため、ダイオード２０７が導通し始め、ダイオード２０７の順方向電圧Ｖｆ２でクランプされる。その結果、電流検知抵抗２０２に印加される電力も制限される（図中、Ｖｃｓ３３２）。また、本実施例の回路構成では、ダイオード２０７が導通状態となると、交流電圧が整流ダイオードブリッジ１０４、トランス１０８の一次巻線Ｎｐ、ＦＥＴ１０７、ダイオード２０７を介して、整流ダイオードブリッジ１０４に戻る電流ループが形成される。このときの過大な電流が連続的に流れることにより、商用交流電源１０２の電源ラインに設けられた電流ヒューズ１０３が溶断してオープン状態となり、他の回路素子の破壊を防ぐことができる。 以上説明したように、本実施例によれば、軽負荷動作時にトランスから発生する振動音を低減するとともに、スイッチング素子の偶発故障による周辺部品の破壊を最小限に留めることができる。

実施例１では、電流検知部を抵抗とダイオードで構成した例について説明したが、実施例２では、抵抗とスイッチング素子であるトランジスタを用いた回路で構成した例について説明する。 ［スイッチング電源装置の構成と動作］
図１２は、本実施例におけるスイッチング電源装置１００の回路構成を示す図である。なお、実施例１と同じ構成については同一符号とし、説明を省略する。実施例１の回路構成を示す図６との回路構成の違いは、実施例１の電流検知部２０３を、本実施例では電流検知部２０８に変更している点である。電流検知部２０８は、抵抗２０９（第二の抵抗）、抵抗２１１、トランジスタ２１０で構成されている。抵抗２１１の一端は電源ＩＣ１０９のＦＢ端子に接続され、他端はトランジスタ２１０のベース端子に接続されている。また、抵抗２０９の一端はＣＳ端子、抵抗２０２、ダイオード２０７のアノード端子に接続され、他端はトランジスタ２１０のコレクタ端子に接続されている。なお、抵抗２０９は、抵抗２０２と抵抗２０９の合成抵抗値が一般的な回路構成での抵抗２００と同じ抵抗値となるような抵抗値が選択されている。 軽負荷時は、電源ＩＣ１０９のＦＢ端子の入力電圧はトランジスタ２１０がオンする導通閾値（本実施例では０．７Ｖとする）よりも低いため、トランジスタ２１０はオンせず、オフ状態のままである。したがって、軽負荷時の電流検知部２０８の動作は実施例１の電流検知部２０３と同様である。次に、ＦＢ端子の入力電圧が高くなる通常時には、抵抗２１１を介してトランジスタ２１０のベース端子に電流が流れて、トランジスタ２１０はオン状態となり、コレクタ端子−エミッタ端子間と抵抗２０９が導通する。図１３は、このとき（通常時）の電圧波形を示す図である。図１３において、実線は電源ＩＣ１０９のＦＢ端子の入力電圧の電圧波形を示し、破線は、電源ＩＣ１０９のＣＳ端子の入力電圧を示し、点線は、図１２のトランジスタ２１０の導通閾値、過電流検知の閾値である電圧Ｖｔｈ２を示す。また、図１３の縦軸は、電圧を示し、横軸は時間（タイミング）を示す。図１３に示すように、通常時の回路動作は実施例１の場合と異なり、ＦＢ端子の入力電圧がトランジスタ２１０の導通閾値よりも常時高いため、図９のタイミングｔ３０１でＣＳ端子の電圧波形Ｖｃｓ３４２の傾きが変化することはない。その結果、本実施例におけるＣＳ端子の入力電圧の電圧波形Ｖｃｓ３４２は、一般的な回路構成におけるＣＳ端子の電圧波形Ｖｃｓ３４１と同様の波形となる。 以上説明したように、本実施例によれば、軽負荷動作時にトランスから発生する振動音を低減するとともに、スイッチング素子の偶発故障による周辺部品の破壊を最小限に留めることができる。

実施例１、２で説明したスイッチング電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１、２のスイッチング電源装置が適用される画像形成装置の構成を説明する。 ［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図１４に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ５００は、静電潜像が形成される像担持体としての感光ドラム５１１、感光ドラム５１１を一様に帯電する帯電部５１７（帯電手段）、感光ドラム５１１に形成された静電潜像をトナーで現像する現像部５１２（現像手段）を備えている。そして、感光ドラム５１１に現像されたトナー像をカセット５１６から供給された記録材としてのシート（不図示）に転写部５１８（転写手段）によって転写して、シートに転写したトナー像を定着器５１４で定着してトレイ５１５に排出する。この感光ドラム５１１、帯電部５１７、現像部５１２、転写部５１８が画像形成部である。また、レーザビームプリンタ５００は、実施例１、２で説明したスイッチング電源装置５５０を備えている。なお、実施例１、２のスイッチング電源装置５５０を適用可能な画像形成装置は、図１４に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム５１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。 レーザビームプリンタ５００は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ５２０を備えており、実施例１、２に記載のスイッチング電源装置５５０は、例えばコントローラ５２０に電力を供給する。また、実施例１、２に記載のスイッチング電源装置５５０は、感光ドラム５１１を回転するため、又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。スイッチング電源装置のＦＥＴ１０７の導通時間は、一般的な回路構成の場合の導通時間に比べて短くなり、トランス１０８に流れるピーク電流を減らすことができるので、トランス１０８の唸り音を従来よりも低減することができる。また、ＦＥＴ１０７が故障して、ゲート端子とドレイン端子が短絡しても、ＦＥＴ１０７を流れる電流により生じる電圧は、ダイオード２０７の順方向電圧Ｖｆ２でクランプされ、電流検知抵抗２０２に印加される電力も制限される。これにより、電源ＩＣ１０９に印加される電圧が制限され、部品破壊を回避することができる。 以上説明したように、本実施例によれば、画像形成装置における軽負荷動作時にトランスから発生する振動音を低減するとともに、スイッチング素子の偶発故障による周辺部品の破壊を最小限に留めることができる。なお、画像形成装置における軽負荷時とは、画像形成を実行せずに待機している状態であり、一方、通常負荷時とは画像形成を実行している状態である。

【符号の説明】

【0057】

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】