(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】2019145544
(43)【公開日】20190829
(54)【発明の名称】撮像素子
(51)【国際特許分類】
   H01L 27/146 20060101AFI20190802BHJP
   H04N 5/369 20110101ALI20190802BHJP
   H01L 21/762 20060101ALI20190802BHJP
   H01L 21/76 20060101ALI20190802BHJP
【FI】
   !H01L27/146 A
   !H04N5/369
   !H01L21/76 D
   !H01L21/76 L
【審査請求】未請求
【請求項の数】20
【出願形態】OL
【全頁数】52
(21)【出願番号】2018025661
(22)【出願日】20180216
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
【住所又は居所】神奈川県厚木市旭町四丁目14番1号
(74)【代理人】
【識別番号】100121131
【弁理士】
【氏名又は名称】西川 孝
(74)【代理人】
【識別番号】100082131
【弁理士】
【氏名又は名称】稲本 義雄
(72)【発明者】
【氏名】内田 哲弥
【住所又は居所】神奈川県厚木市旭町四丁目14番1号 ソニーセミコンダクタソリューションズ株式会社内
(72)【発明者】
【氏名】平野 智之
【住所又は居所】神奈川県厚木市旭町四丁目14番1号 ソニーセミコンダクタソリューションズ株式会社内
(72)【発明者】
【氏名】鈴木 亮司
【住所又は居所】神奈川県厚木市旭町四丁目14番1号 ソニーセミコンダクタソリューションズ株式会社内
【テーマコード(参考)】
4M118
5C024
5F032
【Fターム(参考)】
4M118AA01
4M118AA05
4M118AB01
4M118AB03
4M118BA14
4M118CA02
4M118DD04
4M118DD12
4M118FA06
4M118FA27
4M118FA28
4M118FA33
4M118GA02
4M118GB04
4M118GB07
4M118GB11
4M118GC07
4M118GC08
4M118GC14
4M118GD04
4M118GD07
5C024CY47
5C024EX52
5C024GX18
5C024GY31
5C024GY39
5C024GY41
5F032AA35
5F032AA44
5F032BA01
5F032CA15
5F032CA25
(57)【要約】
【課題】素子の配置の自由度を増す。
【解決手段】光電変換を行う光電変換部と、半導体基板を深さ方向に貫通し、光電変換部を含む画素の間に形成された貫通トレンチと、トレンチの側壁に、P型領域とN型領域から構成されるPN接合領域とを備え、貫通トレンチは、一部開口部分を有し、開口部分には、P型領域が形成されている。光電変換を行う光電変換部と、光電変換部から転送されてきた電荷を保持する保持部と、半導体基板を深さ方向に貫通し、光電変換部と保持部との間に形成された貫通トレンチと、貫通トレンチの側壁に、P型領域とN型領域から構成されるPN接合領域とを備え、貫通トレンチは、一部開口部分を有し、開口部分には、光電変換部から電荷を読み出す読み出しゲートが形成されている。本技術は、例えば撮像素子に適用できる。
【選択図】図6
【特許請求の範囲】
【請求項1】
光電変換を行う光電変換部と、
半導体基板を深さ方向に貫通し、前記光電変換部を含む画素の間に形成された貫通トレンチと、
前記貫通トレンチの側壁に、P型領域とN型領域から構成されるPN接合領域と
を備え、
前記貫通トレンチは、一部開口部分を有し、前記開口部分には、前記P型領域が形成されている
撮像素子。
【請求項2】
前記開口部分は、前記画素の四隅のうちの少なくとも1つの隅に形成されている
請求項1に記載の撮像素子。
【請求項3】
前記開口部分により電気的に導通している複数の画素のうちの少なくとも1つの画素に、電位を固定するためのコンタクト領域が形成されている
請求項1に記載の撮像素子。
【請求項4】
前記電気的に導通している画素は、カラーフィルタが緑色とされている画素である
請求項3に記載の撮像素子。
【請求項5】
前記開口部分の光入射面側には、前記開口部分を覆う遮光膜が形成されている
請求項1に記載の撮像素子。
【請求項6】
前記開口部分には、非貫通なトレンチが形成されている
請求項1に記載の撮像素子。
【請求項7】
前記開口部分の前記P型領域は、非貫通なトレンチに挟まれた領域に形成されている
請求項1に記載の撮像素子。
【請求項8】
前記貫通トレンチは、素子分離領域に形成されている
請求項1に記載の撮像素子。
【請求項9】
前記開口部分には、前記P型領域とアクティブ領域が形成されている
請求項1に記載の撮像素子。
【請求項10】
前記開口部分には、電位を固定するためのコンタクト領域が形成されている
請求項9に記載の撮像素子。
【請求項11】
前記開口部分は、前記画素の辺に形成されている
請求項1に記載の撮像素子。
【請求項12】
前記開口部分に形成されている前記貫通トレンチは、T字形状に形成されている
請求項11に記載の撮像素子。
【請求項13】
前記開口部分に形成されている前記P型領域は、前記開口部分以外のところに形成されている前記P型領域よりも大きく形成されている
請求項11に記載の撮像素子。
【請求項14】
前記開口部分に、FD(フローティングディフュージョン)領域が形成されている
請求項11に記載の撮像素子。
【請求項15】
光電変換を行う光電変換部と、
前記光電変換部から転送されてきた電荷を保持する保持部と、
半導体基板を深さ方向に貫通し、前記光電変換部と前記保持部との間に形成された貫通トレンチと、
前記貫通トレンチの側壁に、P型領域とN型領域から構成されるPN接合領域と
を備え、
前記貫通トレンチは、一部開口部分を有し、前記開口部分には、前記光電変換部から電荷を読み出す読み出しゲートが形成されている
撮像素子。
【請求項16】
前記読み出しゲートは、前記光電変換部に対して垂直方向と水平方向に形成されている
請求項15に記載の撮像素子。
【請求項17】
前記開口部分には、前記P型領域が形成されている
請求項15に記載の撮像素子。
【請求項18】
前記開口部分にも貫通トレンチが形成されている
請求項15に記載の撮像素子。
【請求項19】
前記開口部分に形成されている前記P型領域は、前記開口部分以外のところに形成されている前記P型領域よりも大きく形成されている
請求項15に記載の撮像素子。
【請求項20】
前記開口部分により電気的に導通している複数の画素のうちの少なくとも1つの画素に、電位を固定するためのコンタクト領域が形成されている
請求項15に記載の撮像素子。
【発明の詳細な説明】
【技術分野】
【0001】
本技術は、撮像素子に関し、特に、各画素間に形成した画素間遮光壁の側壁にP型固相拡散層とN型固相拡散層を形成して強電界領域を成し、電荷を保持させることにより各画素の飽和電荷量Qsを向上させ、コンタクト数を少なくすることで、素子の配置の自由度が増すようにした撮像素子に関する。
【背景技術】
【0002】
従来、固体撮像装置の各画素の飽和電荷量Qsを向上させることを目的として、各画素間に形成したトレンチの側壁にP型拡散層とN型拡散層を形成して強電界領域を成し、電荷を保持させる技術が知られている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2015−162603号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1が開示する構造ではSi(シリコン)基板の光入射側のピニングが弱体化し、発生した電荷がフォトダイオードに流れ込んでDark特性が悪化し、例えば、白点が生じたり、暗電流が発生したりする可能性があった。
【0005】
また各画素がトレンチにより完全に分離されてしまうと、各画素にグランド電位を供給するウェルコンタクトを形成する必要があった。また、画素間にトレンチを形成すると、画素間にまたがって画素トランジスタ等の素子を置くことができず、素子の配置に制約があった。
【0006】
本技術は、このような状況に鑑みてなされたものであり、Dark特性の悪化を抑止し、素子の配置の自由度を増すことができるようにするものである。
【課題を解決するための手段】
【0007】
本技術の一側面の第1の撮像素子は、光電変換を行う光電変換部と、半導体基板を深さ方向に貫通し、前記光電変換部を含む画素の間に形成された貫通トレンチと、前記貫通トレンチの側壁に、P型領域とN型領域から構成されるPN接合領域とを備え、前記貫通トレンチは、一部開口部分を有し、前記開口部分には、前記P型領域が形成されている。
【0008】
本技術の一側面の第2の撮像素子は、光電変換を行う光電変換部と、前記光電変換部から転送されてきた電荷を保持する保持部と、導体基板を深さ方向に貫通し、前記光電変換部と前記保持部との間に形成された貫通トレンチと、前記貫通トレンチの側壁に、P型領域とN型領域から構成されるPN接合領域とを備え、前記貫通トレンチは、一部開口部分を有し、前記開口部分には、前記光電変換部から電荷を読み出す読み出しゲートが形成されている。
【0009】
本技術の一側面の第1の撮像素子においては、光電変換を行う光電変換部と、半導体基板を深さ方向に貫通し、光電変換部を含む画素の間に形成された貫通トレンチと、貫通トレンチの側壁に、P型領域とN型領域から構成されるPN接合領域とが備えられている。貫通トレンチは、一部開口部分を有し、開口部分には、P型領域が形成されている。
【0010】
本技術の一側面の第2の撮像素子においては、光電変換を行う光電変換部と、光電変換部から転送されてきた電荷を保持する保持部と、導体基板を深さ方向に貫通し、光電変換部と保持部との間に形成された貫通トレンチと、貫通トレンチの側壁に、P型領域とN型領域から構成されるPN接合領域とが備えられている。貫通トレンチは、一部開口部分を有し、開口部分には、光電変換部から電荷を読み出す読み出しゲートが形成されている。
【発明の効果】
【0011】
本技術の一側面によれば、Dark特性の悪化を抑止し、素子の配置の自由度を増すことができる。
【0012】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【0013】
【図1】撮像装置の構成例を示す図である。
【図2】撮像素子の構成例を示す図である。
【図3】本技術が適用された画素の第1の実施の形態の垂直方向断面図である。
【図4】本技術が適用された画素の第1の実施の形態の表面側の平面図である。
【図5】画素の回路図である。
【図6】第1の実施の形態の画素の構成の垂直方向断面図である。
【図7】コンタクト領域の共有について説明するための図である。
【図8】ブルーミングの抑制について説明するための図である。
【図9】第1の実施の形態の画素の他の構成の垂直方向断面図である。
【図10】第1の実施の形態の画素の他の構成の平面図である。
【図11】固相拡散層の形成について説明するための図である。
【図12】第2の実施の形態の画素の構成の平面図である。
【図13】第2の実施の形態の画素の構成の垂直方向断面図である。
【図14】コンタクト領域の共有について説明するための図である。
【図15】コンタクト領域の共有について説明するための図である。
【図16】コンタクト領域の共有について説明するための図である。
【図17】第2の実施の形態の画素の他の構成の垂直方向断面図である。
【図18】第3の実施の形態の画素の構成の垂直方向断面図である。
【図19】第4の実施の形態の画素の構成の平面図である。
【図20】第4の実施の形態の画素の構成の垂直方向断面図である。
【図21】第5の実施の形態の画素の構成の平面図である。
【図22】第5の実施の形態の画素の構成の垂直方向断面図である。
【図23】第6の実施の形態の画素の構成の平面図である。
【図24】第6の実施の形態の画素の構成の垂直方向断面図である。
【図25】第7の実施の形態の画素の構成の平面図である。
【図26】第8の実施の形態の画素の構成の平面図である。
【図27】P型固相拡散層の形成について説明するための図である。
【図28】P型固相拡散層の形成について説明するための図である。
【図29】第9の実施の形態の画素の構成の平面図である。
【図30】第9の実施の形態の画素の構成の垂直方向断面図である。
【図31】第10の実施の形態の画素の構成の平面図である。
【図32】第10の実施の形態の画素の構成の垂直方向断面図である。
【図33】第11の実施の形態の画素の構成の平面図である。
【図34】第11の実施の形態の画素の構成の垂直方向断面図である。
【図35】第12の実施の形態の画素の構成の平面図である。
【図36】P型固相拡散層の形成について説明するための図である。
【図37】P型固相拡散層の形成について説明するための図である。
【図38】トランジスタの共有について説明するための図である。
【図39】内視鏡手術システムの概略的な構成の一例を示す図である。
【図40】カメラヘッド及びCCUの機能構成の一例を示すブロック図である。
【図41】車両制御システムの概略的な構成の一例を示すブロック図である。
【図42】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【0014】
以下に、本技術を実施するための形態(以下、実施の形態という)について説明する。
【0015】
本技術は、撮像装置に適用できるため、ここでは、撮像装置に本技術を適用した場合を例に挙げて説明を行う。なおここでは、撮像装置を例に挙げて説明を続けるが、本技術は、撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置、携帯電話機などの撮像機能を有する携帯端末装置、画像読取部に撮像装置を用いる複写機など、画像取込部(光電変換部)に撮像装置を用いる電子機器全般に対して適用可能である。なお、電子機器に搭載されるモジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【0016】
図1は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。図1に示すように、撮像装置10は、レンズ群11等を含む光学系、撮像素子12、カメラ信号処理部であるDSP回路13、フレームメモリ14、表示部15、記録部16、操作系17、及び、電源系18等を有している。
【0017】
そして、DSP回路13、フレームメモリ14、表示部15、記録部16、操作系17、及び、電源系18がバスライン19を介して相互に接続された構成となっている。CPU20は、撮像装置10内の各部を制御する。
【0018】
レンズ群11は、被写体からの入射光(像光)を取り込んで撮像素子12の撮像面上に結像する。撮像素子12は、レンズ群11によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子12として、以下に説明する画素を含む撮像素子(イメージセンサ)を用いることができる。
【0019】
表示部15は、液晶表示部や有機EL(electro luminescence)表示部等のパネル型表示部からなり、撮像素子12で撮像された動画または静止画を表示する。記録部16は、撮像素子12で撮像された動画または静止画を、ビデオテープやDVD(Digital Versatile Disk)等の記録媒体に記録する。
【0020】
操作系17は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系18は、DSP回路13、フレームメモリ14、表示部15、記録部16、及び、操作系17の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【0021】
<撮像素子の構成>
図2は、撮像素子12の構成例を示すブロック図である。撮像素子12は、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサとすることができる。
【0022】
撮像素子12は、画素アレイ部41、垂直駆動部42、カラム処理部43、水平駆動部44、およびシステム制御部45を含んで構成される。画素アレイ部41、垂直駆動部42、カラム処理部43、水平駆動部44、およびシステム制御部45は、図示しない半導体基板(チップ)上に形成されている。
【0023】
画素アレイ部41には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する単位画素(例えば、図3の画素50)が行列状に2次元配置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に「電荷」と記述し、単位画素を、単に「画素」と記述する場合もある。
【0024】
画素アレイ部41にはさらに、行列状の画素配列に対して行ごとに画素駆動線46が図の左右方向(画素行の画素の配列方向)に沿って形成され、列ごとに垂直信号線47が図の上下方向(画素列の画素の配列方向)に沿って形成されている。画素駆動線46の一端は、垂直駆動部42の各行に対応した出力端に接続されている。
【0025】
撮像素子12はさらに、信号処理部48およびデータ格納部49を備えている。信号処理部48およびデータ格納部49については、撮像素子12とは別の基板に設けられる外部信号処理部、例えばDSP(Digital Signal Processor)やソフトウェアによる処理でも良いし、撮像素子12と同じ基板上に搭載しても良い。
【0026】
垂直駆動部42は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部41の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部42は、その具体的な構成については図示を省略するが、読み出し走査系と、掃き出し走査系あるいは、一括掃き出し、一括転送を有する構成となっている。
【0027】
読み出し走査系は、単位画素から信号を読み出すために、画素アレイ部41の単位画素を行単位で順に選択走査する。行駆動(ローリングシャッタ動作)の場合、掃き出しについては、読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査が行なわれる。また、グローバル露光(グローバルシャッタ動作)の場合は、一括転送よりもシャッタスピードの時間分先行して一括掃き出しが行なわれる。
【0028】
この掃き出しにより、読み出し行の単位画素の光電変換素子から不要な電荷が掃き出される(リセットされる)。そして、不要電荷の掃き出し(リセット)により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する(光電荷の蓄積を開始する)動作のことを言う。
【0029】
読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応するものである。行駆動の場合は、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素における光電荷の蓄積期間(露光期間)となる。グローバル露光の場合は、一括掃き出しから一括転送までの期間が蓄積期間(露光期間)となる。
【0030】
垂直駆動部42によって選択走査された画素行の各単位画素から出力される画素信号は、垂直信号線47の各々を通してカラム処理部43に供給される。カラム処理部43は、画素アレイ部41の画素列ごとに、選択行の各単位画素から垂直信号線47を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【0031】
具体的には、カラム処理部43は、信号処理として少なくとも、ノイズ除去処理、例えばCDS(Correlated Double Sampling;相関二重サンプリング)処理を行う。このカラム処理部43による相関二重サンプリングにより、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、カラム処理部43にノイズ除去処理以外に、例えば、AD(アナログ−デジタル)変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。
【0032】
水平駆動部44は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部43の画素列に対応する単位回路を順番に選択する。この水平駆動部44による選択走査により、カラム処理部43で信号処理された画素信号が順番に信号処理部48に出力される。
【0033】
システム制御部45は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部42、カラム処理部43、および水平駆動部44などの駆動制御を行う。
【0034】
信号処理部48は、少なくとも加算処理機能を有し、カラム処理部43から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部49は、信号処理部48での信号処理に当たって、その処理に必要なデータを一時的に格納する。
【0035】
<単位画素の構造>
次に、画素アレイ部41に行列状に配置されている単位画素50の具体的な構造について説明する。以下に説明する画素50によると、Si(シリコン)基板(図3においては、Si基板70)の光入射側のピニングが弱体化し、発生した電荷がフォトダイオード(図3においては、PD71)に流れ込んでDark特性が悪化し、例えば、白点が生じたり、暗電流が発生したりする可能性を低減させることができる。また、ウェルコンタクトの数を少なくすることができ、その分、トランジスタ等の素子を配置する面積を広くすることができ、この点でも、Dark特性などの悪化を防ぐことができる。
【0036】
<第1の実施の形態における画素の構成例>
図3は、本技術が適用された画素50の第1の実施の形態における画素50aの垂直方向の断面図であり、図4は、画素50aの表面側の平面図である。なお、図3は、図4中の線分A−A’の位置に対応するものである。
【0037】
以下に説明する画素50は、裏面照射型である場合を例に挙げて説明を行うが、表面照射型に対しても本技術を適用することはできる。
【0038】
図3に示した画素50aは、Si基板70の内部に形成された各画素の光電変換素子であるPD(フォトダイオード)71を有する。PD71の光入射側(図中、下側であり、裏面側となる)には、P型領域72が形成され、そのP型領域72のさらに下層には、平坦化膜73が形成されている。このP型領域72と平坦化膜73の境界を、裏面Si界面75とする。
【0039】
平坦化膜73には、遮光膜74が形成されている。遮光膜74は、隣接する画素への光の漏れ込みを防止するために設けられ、隣接するPD71の間に形成されている。遮光膜74は、例えば、W(タングステン)等の金属材から成る。
【0040】
平坦化膜73上であり、Si基板70の裏面側には、入射光をPD71に集光させるOCL(オンチップレンズ)76が形成されている。OCL76は、無機材料で形成することができ、例えば、SiN、SiO、SiOxNy(ただし、0<x≦1、0<y≦1である)を用いることができる。
【0041】
図3では図示していないが、OCL76上にカバーガラスや、樹脂などの透明板が接着されている構成とすることもできる。また、図3では図示していないが、OCL76と平坦化膜73との間にカラーフィルタ層を形成した構成としても良い。またそのカラーフィルタ層は、複数のカラーフィルタが画素毎に設けられており、各カラーフィルタの色は、例えば、ベイヤ配列に従って並べられているように構成することができる。
【0042】
PD71の光入射側の逆側(図中、上側であり、表面側となる)には、アクティブ領域(Pwell)77が形成されている。アクティブ領域77には、画素トランジスタ等を分離する素子分離領域(以下、STI(Shallow Trench Isolation)と称する)が形成されている領域もある。Si基板70の表面側(図面上側)であり、アクティブ領域77上には、配線層79が形成されており、この配線層79には、複数のトランジスタが形成されている。
【0043】
画素50a間には、トレンチが形成されている。このトレンチを、DTI(Deep Trench Isolation)と記述する。このDTI82は、隣接する画素50a間に、Si基板70を深さ方向(図中縦方向であり、表面から裏面への方向)に貫く形状で形成される。画素50a間のトレンチは、貫通されているが、後述するように、画素50a間に、非貫通で形成されるトレンチもあるため、ここでは、貫通されて形成されているトレンチを貫通DTIと記述し、非貫通で形成されているトレンチを非貫通DTIと記述する。また、貫通DTIまたは非貫通DTIを区別しない場合、単にDTIと記述する。
【0044】
貫通DTI82は、隣接する画素50aに不要な光が漏れないように、画素間の遮光壁としても機能する。
【0045】
PD71と貫通DTI82との間には、貫通DTI82側からPD71に向かって順にP型固相拡散層83とN型固相拡散層84が形成されている。P型固相拡散層83は、貫通DTI82に沿ってSi基板70の裏面Si界面75に接するまで形成されている。N型固相拡散層84は、貫通DTI82に沿ってSi基板70のP型領域72に接するまで形成されている。
【0046】
なお、固相拡散層とは、不純物ドーピングによるP型層とN型層の形成を、後述する製法によって形成した層を指すが、本技術では固相拡散による製法に限られず、イオン注入などの別の製法によって生成されたP型層とN型層を貫通DTI82とPD71との間にそれぞれ設けてもよい。また、実施の形態におけるPD71はN型領域で構成されている。光電変換は、これらN型領域の一部、または全てにおいて行われる。
【0047】
P型固相拡散層83は裏面Si界面75に接するまで形成されているが、N型固相拡散層84は裏面Si界面75に接しておらず、N型固相拡散層84と裏面Si界面75の間に間隔が設けられている。
【0048】
このような構成により、P型固相拡散層83とN型固相拡散層84のPN接合領域は強電界領域を成し、PD71にて発生された電荷を保持するようにされている。このような構成によれば、貫通DTI82に沿って形成したP型固相拡散層83とN型固相拡散層84が強電界領域を成し、PD71にて発生された電荷を保持することができる。
【0049】
仮に、N型固相拡散層84が、貫通DTI82に沿ってSi基板70の裏面Si界面75に接するまで形成されていた場合、光の入射面側であるSi基板70の裏面Si界面75とN型固相拡散層84が接する部分で、電荷のピニングが弱体化してしまうため、発生した電荷がPD71に流れ込んでDark特性が悪化してしまい、例えば、白点が生じたり、暗電流が発生したりしてしまう可能性がある。
【0050】
しかしながら、図3に示した画素50aにおいては、N型固相拡散層84が、Si基板70の裏面Si界面75とは接しない構成とされ、貫通DTI82に沿ってSi基板70のP型領域72に接する形成とされている。このような構成とすることで、電荷のピニングが弱体化してしまうことを防ぐことができ、電荷がPD71に流れ込んでDark特性が悪化してしまうようなことを防ぐことが可能となる。
【0051】
また、図3に示した画素50aは、貫通DTI82の内壁に、SiO2から成る側壁膜が形成され、その内側にはポリシリコンから成る充填材86が埋め込まれている。
【0052】
第1の実施の形態における画素50aは、裏面側にP型領域72が設けられており、PD71およびN型固相拡散層84が裏面Si界面75付近に存在しないような構成とされている。これにより、裏面Si界面75付近におけるピニングの弱体化が生じないので、発生した電荷がPD71に流れ込んでDark特性が悪化してしまうようなことを抑止することができる。
【0053】
なお、貫通DTI82については、側壁膜85に採用したSiO2の代わりSiNを採用してもよい。また、充填材86に採用したポリシリコンの代わりにドーピングポリシリコンを用いてもよい。ドーピングポリシリコンを充填した場合、または、ポリシリコンを充填した後にN型不純物またはP型不純物をドーピングした場合には、そこに負バイアスを印加すれば、貫通DTI82の側壁のピニングを強化することができるので、Dark特性をさらに改善することができる。
【0054】
図4を参照し、画素50aに形成されているトランジスタの配置について説明する。図4は、画素アレイ部41(図2)に配置されている画素のうち、縦方向に配置されている2画素50aを表面側(図3において、図中上側)から見たときの平面図である。図5は、図4に示した各トランジスタの接続関係を説明するための回路図である。
【0055】
図4中、1つの四角形は、1画素50aを表す。図4に示したように、N型固相拡散層84は、画素50a(画素50aに含まれるPD71)を取り囲むように形成されている。また、N型固相拡散層84の外側には、P型固相拡散層83が形成され、画素50aは、P型固相拡散層83でも、取り囲まれるように形成されている。
【0056】
さらに、P型固相拡散層83の外側には、貫通DTI82が形成され、画素50aは、貫通DTI82でも、取り囲まれるように形成されている。なお、図4に示したような平面図においては、貫通DTI82は、黒い太線で図示する。
【0057】
貫通DTI82は、完全に画素50aを取り囲むのではなく、一部開口部分を有して形成されている。図4に示した画素50a−1に注目した場合、画素50a−1の左上隅と右下隅に、貫通DTI82の開口部分が設けられている。開口部分には、P型固相拡散層83が形成されている。この開口部分を含む画素50aの垂直断面図を図6に示し、開口部分に関する説明は後述する。
【0058】
画素50a−1の表面側には、転送トランジスタ90、FD(フローティングディフュージョン)91、増幅トランジスタ93、選択トランジスタ94、変換効率切替トランジスタ95が形成されている。画素50a−2の表面側には、転送トランジスタ90、FD91、リセットトランジスタ92、変換効率切替トランジスタ95、GNDコンタクト領域96が形成されている。
【0059】
リセットトランジスタ92と増幅トランジスタ93は、画素50a−1と画素50b−1で共有される構成とされている。また、画素50a−1のFD91と画素50a−2のFD91は、FDコンタクトを通して配線層79により電気的に接続されている。
【0060】
また、GNDコンタクト領域96は、画素50a−1には形成されてなく、画素50a−2にだけ形成されている。図7を参照して後述するが、貫通DTI82に開口部分を設けることで、斜め方向で隣接する画素50a同士は、その開口部分で接続された状態となる。GNDコンタクト領域96は、斜め方向で隣接する画素50aのうちの少なくとも1つの画素50aに形成されていれば、斜め方向で隣接する画素50aのグランド電圧を一定に揃えることができる。
【0061】
PD71は、受光した光量に応じた電荷(信号電荷)を生成し、かつ、蓄積する。PD71は、アノード端子が接地されているとともに、カソード端子が転送トランジスタ90を介して、FD91に接続されている。
【0062】
転送トランジスタ90は、転送信号TRによりオンされたとき、PD71で生成された電荷を読み出し、FD91に転送する。
【0063】
FD91は、PD71から読み出された電荷を保持する。リセットトランジスタ92は、リセット信号RSTによりオンされたとき、FD91に蓄積されている電荷がドレイン(定電圧源Vdd)に排出されることで、FD91の電位をリセットする。変換効率切替トランジスタ95はオンにされると、FD91とが電気的に結合され、FD91の浮遊拡散領域が拡大し、FD91の容量が増え、変換効率が下げられるように構成されている。
【0064】
増幅トランジスタ93は、FD91の電位に応じた画素信号を出力する。すなわち、増幅トランジスタ93は、垂直信号線33を介して接続されている定電流源としての負荷MOS(不図示)とソースフォロワ回路を構成し、FD91に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ93から選択トランジスタ94と垂直信号線47を介してカラム処理部43(図2)に出力される。
【0065】
選択トランジスタ94は、選択信号SELにより画素31が選択されたときオンされ、画素31の画素信号を、垂直信号線33を介してカラム処理部43に出力する。転送信号TR、選択信号SEL、及びリセット信号RSTが伝送される各信号線は、図2の画素駆動線46に対応する。
【0066】
画素50aは、以上のように構成することができるが、この構成に限定されるものではなく、その他の構成を採用することもできる。
【0067】
図6は、画素50aの垂直方向の断面図であり、図4中の線分B−B’の位置に対応するものである。図3に示した画素50aと同一の箇所については、適宜説明を省略する。
【0068】
図6に示した画素50aのPD71の光入射側の逆側(図中、上側であり、表面側となる)には、アクティブ領域(Pwell)77が形成されている。アクティブ領域77には、画素トランジスタ等を分離する素子分離領域(以下、STI(Shallow Trench Isolation)と称する)78が形成されている。STI78は、図中左側と右側にそれぞれ形成されている。
【0069】
Si基板70の表面側(図面上側)であり、アクティブ領域77上には、配線層79が形成されており、この配線層79には、複数のトランジスタが形成されている。図3では、転送トランジスタ90が形成されている例を示した。転送トランジスタ(ゲート)90は、縦型トランジスタで形成されている。すなわち、転送トランジスタ(ゲート)90は、縦型トランジスタトレンチ81が開口され、そこにPD71から電荷を読み出すための転送ゲート(TG)90が形成されている。
【0070】
なお、転送トランジスタ90などのトランジスタには、配線層79内の配線と接続されるコンタクトが形成されているが、図6では不図示としてある。他の断面図においても、コンタクトは不図示で説明を行う。
【0071】
図4におけるB点側は、図6においては、図中左側となり、図4におけるB’点側は、図6においては、図中右側となる。B点から順に、B’点側に移動しながら説明を行う。図4,図6を参照するに、B点から順に、B’点側に移動した場合、貫通DTI82a、P型固相拡散層83a、貫通DTI82b、P型固相拡散層83bの順で、配置されている。
【0072】
この領域においては、貫通DTI82aと貫通DTI82bの間に、P型固相拡散層83aが形成されている。また、貫通DTI82aと貫通DTI82bの間は、上記した貫通DTI82の開口部分に該当する。このように、貫通DTI82の開口部分には、P型固相拡散層83が形成されている。
【0073】
一方、B’点側は、図4を参照するに、貫通DTI82の開口部分に形成されたP型固相拡散層83に沿っているため、図6に示すように、STI78の下側には、P型固相拡散層83cが形成されている。
【0074】
このように、貫通DTI82の開口部分には、P型固相拡散層83が形成され、隣接する画素50aとP型固相拡散層83を介して接続されているため、隣接する画素50aが、電気的に導通している状態とすることができる。隣接する画素50aが電気的に導通していることにより、GNDコンタクト領域96を、各画素に配置しない構成とすることができることについて、図7を参照して説明する。
【0075】
図7は、画素アレイ部41に配置されている4×4の16個の画素50aを示している。図7中、1行1列目に配置されている画素50aを画素50a−11とし、2行2列目に配置されている画素50aを画素50a−22とし、3行3列目に配置されている画素50aを画素50a−33とし、4行4列目に配置されている画素50aを画素50a−44とする。
【0076】
これらの画素50a−11、画素50a−22、画素50a−33、画素50a−44は、図7に示したように、斜め方向に1列に配列されている画素50aである。このような、斜め方向に1列に配列されている画素50aは、貫通DTI82の開口部分で電気的に導通している。例えば、画素50a−11と画素50a−22は、画素50a−11においては右下、画素50a−22においては左上に形成されている貫通DTI82の開口部分で電気的に導通している。
【0077】
同様に、画素50a−22と画素50a−33は、画素50a−22においては右下、画素50a−33においては左上に形成されている貫通DTI82の開口部分で電気的に導通している。さらに同様に、画素50a−33と画素50a−44は、画素50a−33においては右下、画素50a−44においては左上に形成されている貫通DTI82の開口部分で電気的に導通している。
【0078】
このように、斜め方向で隣接する画素50aは、画素50aの四隅のうちの2つの隅に設けられた開口部分により電気的に導通しているため、Pwell領域77の電位を固定するGNDコンタクト領域96は、各画素50aに設ける必要は無くなる。
【0079】
なお、ここでは、画素50aの四隅のうちの2つの隅に開口部分が設けられている場合を例に挙げて説明を続けるが、四隅のうちの1つの隅に開口部分が設けられていても良い。1つの隅に開口部分が設けられている場合、その開口部分を挟む画素同士は電気的に導通した状態とすることができる。
【0080】
図7では、電気的に導通している画素50a−11と画素50a−22のうち、画素50a−22には、GNDコンタクト領域96−22が形成されているが、画素50a−11には、GNDコンタクト領域96は形成されていない。この場合、画素50a−11と画素50a−22は、GNDコンタクト領域96−22を共有した構成とされ、画素50a−11のPwell電位は、画素50a−22にあるGNDコンタクト領域96−22により固定される。
【0081】
また同様に図7では、電気的に導通している画素50a−33と画素50a−44のうち、画素50a−44には、GNDコンタクト領域96−44が形成されているが、画素50a−33には、GNDコンタクト領域96は形成されていない。この場合、画素50a−33と画素50a−44は、GNDコンタクト領域96−44を共有した構成とされ、画素50a−33のPwell電位は、画素50a−44にあるGNDコンタクト領域96−22により固定される。
【0082】
図7に示した例では、2画素でGNDコンタクト領域96を共有する構成とされているが、4画素50aでGNDコンタクト領域96を共有する構成や、8画素50aでGNDコンタクト領域96を共有する構成とすることもできる。
【0083】
さらに斜め方向に配置されている画素50aのうちの1つの画素50a、換言すれば、電気的に導通している画素50aのうちの1つの画素50aに、GNDコンタクト領域96が形成されているような構成とすることもできる。このようにした場合、画素アレイ部41の画素ラインのうち、最上位の1ライン、最下位の1ラインなどの所定の1ラインに配置されている画素50aに、それぞれGNDコンタクト領域96を形成する構成とすることができる。
【0084】
このように、第1の実施の形態における画素50aでは、図4を参照して説明したように、縦方向に配列されている画素50aで、リセットトランジスタ92、増幅トランジスタ93、選択トランジスタ94を共有する構成とされ、図7を参照して説明したように、斜め方向に配列されている画素50aで、GNDコンタクト領域96を共有する構成とされている。
【0085】
このように貫通DTI82の開口部分を設けた構成とすると、ブルーミング抑制の能力が落ちる可能性がある。しかしながら、貫通DTI82の開口部分は、P型固相拡散層83でP型領域が確保されているため、隣接画素間の分離の弱体化は最小限に抑えられている。
【0086】
また、図8に示すように、ベイヤ配列の場合、ブルーミングを起こしやすいG画素同士が導通し、G画素とR画素、G画素とB画素は、導通していない。図8を参照するに、図中左上に配置されている画素50a−11は、カラーフィルタが緑色とされたG画素とされている。図中右上に配置されている画素50a−12は、カラーフィルタが赤色とされたR画素とされている。
【0087】
図中左下に配置されている画素50a−21は、カラーフィルタが青色とされたB画素とされている。図中右下に配置されている画素50a−22は、カラーフィルタが緑色とされたG画素とされている。
【0088】
画素50a−11と画素50a−22は、貫通DTI82の開口部分により、電気的に導通している。すなわち、G画素同士は、電気的に導通している。これに対して、画素50a−11と画素50a−12は、貫通DTI82により分離されている。すなわち、G画素とR画素は、電気的にも導通していない。
【0089】
また、画素50a−11と画素50a−21は、貫通DTI82により分離されている。すなわち、G画素とB画素は、電気的にも導通していない。画素50a−22(G画素)においても同様に、R画素やB画素とは貫通DTI82により分離されているため、電気的にも導通していない。
【0090】
よって、G画素からR画素やB画素に電荷が漏れ、ブルーミングが発生するようなことは防がれる構成とされているため、貫通DTI82の開口部分を設けた構成としても、ブルーミングに対する抑制能力が低下するようなことを防ぐ、仮に抑制能力が低下したとしても、その低下を小さく抑えることができる。
【0091】
画素50aは、貫通DTI82の開口部分で、貫通DTI82で分離されていない領域があるため、この領域に向かって入射した光は混色の原因となる可能性がある。このような混色が発生することを抑制するために、図9、図10に示すような画素50aの構成とすることもできる。
【0092】
図9、図10は、画素50aの他の構成例を示す図であり、図9は、画素50aの垂直方向の断面図であり、図10は、画素50aの表面側の平面図である。図10は、図9中の線分B−B’の位置に対応するものである。
【0093】
図9に示した画素50a’(図6に示した画素50aと区別を付けるためにダッシュを付して記述する)は、図6に示した画素50aの遮光膜74が、大きく形成されている点が異なり、その他の構成は同様である。
【0094】
画素50a’においては、遮光膜74’が大きく形成されている。図9に示すように、遮光膜74’は、N型固相拡散層84の下部まで延長して形成されている。平面図で見ると、図10のように、貫通DTI82の開口部分の遮光膜74’は、貫通DTI82の開口部分ではない部分と比べて、大きく形成されている。
【0095】
図10に示したように、遮光膜74’は、貫通DTI82の開口部分以外のところは、貫通DTI82に沿って、また、N型固相拡散層84に掛からない位置まで形成され、貫通DTI82の開口部分(画素50a’の四隅の部分)のところは、開口部分を完全に覆い、N型固相拡散層84も覆い、PD71の一部まで掛かるような位置まで形成されている。
【0096】
このように、貫通DTI82の開口部分に形成されている遮光膜74を、貫通DTI82の開口部分を覆うように形成することで、貫通DTI82の開口部分に光が入射されることを防ぐことができ、貫通DTI82の開口部分からの光による混色を抑制することができる。
【0097】
<DTI82周辺の製造方法>
図11は、貫通DTI82周辺の製造方法を説明するための図である。
【0098】
Si基板70に貫通DTI82を開口するに際しては、図11のAに示されるように、Si基板70上の貫通DTI82を形成する位置以外をSiNとSiO2を用いたハードマスクで覆い、ハードマスクによって覆われていない部分をドライエッチングによりSi基板70の所定の深さまで垂直方向に溝が開口される。
【0099】
次に、開口された溝の内側にN型の不純物であるP(リン)を含むSiO2膜を成膜してから熱処理を行い、SiO2膜からSi基板70側にP(リン)をドーピング(以下、固相拡散と称する)させる。
【0100】
次に、図11のBに示されるように、開口した溝の内側に成膜したPを含むSiO2膜を除去してから、再び熱処理を行い、P(リン)をSi基板70の内部にまで拡散させることによって、現状の溝の形状にセルフアラインされたN型固相拡散層84が形成される。この後、ドライエッチングにより溝の底部がエッチングされることにより、深さ方向に延長される。
【0101】
次に、図11のCに示されるように、延長した溝の内側にP型の不純物であるB(ボロン)を含むSiO2膜が成膜されてから熱処理が行われ、SiO2膜からSi基板70側にB(ボロン)が固相拡散されることにより、延長された溝の形状にセルフアラインされたP型固相拡散層83が形成される。
【0102】
この後、溝の内壁に成膜されているB(ボロン)を含むSiO2膜が除去される。
【0103】
次に図11のDに示されるように、開口されている溝の内壁にSiO2から成る側壁膜85を成膜し、ポリシリコンを充填して貫通DTI82を形成する。その後、画素トランジスタや配線が形成される。その後、裏面側からSi基板70が薄膜化される。この薄膜化されるとき、貫通DTI82の底部はP型固相拡散層83を含めて同時に薄膜化される。この薄膜化は、N型固相拡散層84に達しない深さまで行うものとする。
【0104】
以上の工程を経ることにより、裏面Si界面75に接していないN型固相拡散層84と、裏面Si界面75に接しているP型固相拡散層83とから成る強電界領域をPD71に隣接して形成することができる。
【0105】
また、貫通DTI82の開口部分に形成されているP型固相拡散層83も、このような工程にて形成される。すなわち、図11のCに示した工程にて、貫通DTI82の開口部分にも、P型固相拡散層83が形成される。
【0106】
図4を再度参照するに、貫通DTI82aのところに、固相拡散にてP型固相拡散層83aが形成されるとともに、貫通DTI82bのところにも、固相拡散にてP型固相拡散層83aが形成される。よって、貫通DTI82aに形成されたP型固相拡散層83aと貫通DTI82bに形成されたP型固相拡散層83aにより、貫通DTI82aと貫通DTI82bとの間に形成されたP型固相拡散層83aが形成される。
【0107】
このように、貫通DTI82の開口部分に設けられているP型固相拡散層83は、貫通DTI82のところで固相拡散を行う工程で形成されるため、貫通DTI82の開口部分に設けられているP型固相拡散層83を形成するための新たな処理を追加することなく、すなわち工程数を増やすこと無く、貫通DTI82の開口部分に設けられているP型固相拡散層83を形成することができる。
【0108】
<第2の実施の形態における画素の構成例>
図12は、本技術が適用された画素50の第2の実施の形態における画素50bの表面側の平面図であり、図13は、画素50bの垂直方向の断面図である。図13は、図12中の線分B−B’の位置に対応するものである。
【0109】
第2の実施の形態では、貫通DTI82の開口部分に、非貫通のDTI(以下、非貫通DTIと記述する)が形成されている点が、第1の実施の形態と異なり、その他の構成は第1の実施の形態と同様であり、同様の部分には、同一の符号を付し、適宜説明を省略する。この後の画素50の説明においても、第1の実施の形態における画素50aと同一の部分には、同一の符号を付し、その説明は適宜説明を省略する。
【0110】
図12に示した画素50bも、図4に示した画素50aと同じく、縦方向に配置されている画素50b−1と画素50b−2で、リセットトランジスタ92、増幅トランジスタ93、および選択トランジスタ94を共有する2画素共有の構成である場合を例示している。
【0111】
貫通DTI82の開口部分に、非貫通DTIを形成することで、第1の実施の形態における画素50aよりも、ブルーミングの抑制能力を高めることができる。
【0112】
図12に示した画素50bの表面側の平面図を参照するに、貫通DTI82の開口部分には、非貫通DTI121が形成されている。この非貫通DTI121は、貫通DTI82の開口部分において、画素50b間を分離するように形成されている。よって、画素50bの構成においてPD71は、貫通DTI82と非貫通DTI121で囲まれた構造とされている。
【0113】
図13に示した画素50bの垂直断面図において、線分C−C’の位置に該当する平面図は、図4に示したようになる。画素50bの配線層79に近い側であり、C点側には、貫通DTI63a、P型固相拡散層83a、貫通DTI82bが配置されている。
【0114】
すなわち、貫通DTI82aと貫通DTI82bの間は、貫通DTI82の開口部分とされ、その開口部分には、P型固相拡散層83aが形成されている。また、線分C−C’の位置に該当する平面図において、画素50bの配線層79に近い側であり、C’点側には、P型固相拡散層83cが配置されている。
【0115】
図13に示した画素50bの垂直断面図において、線分D−D’の位置に該当する平面図は、図12に示したようになる。画素50bの配線層79から遠い側であり、D点側には、貫通DTI63a、非貫通トレンチ121a、貫通DTI82bが配置されている。
【0116】
すなわち、貫通DTI82aと貫通DTI82bの間は、貫通DTI82の開口部分とされ、その開口部分には、非貫通DTI121aが形成されている。また、線分D−D’の位置に該当する平面図において、画素50bの配線層79から遠い側であり、D’点側には、P型固相拡散層83cに囲まれた非貫通DTI121bが配置されている。
【0117】
このように、貫通DTI82の開口部分には、非貫通DTI121が形成されている。よって、貫通DTI82の開口部分において、配線層79に近い側では、隣接する画素50bと、P型固相拡散層83により、電気的に導通した状態とされるが、配線層79に遠い側、換言すれば、PD71の側面の位置では、非貫通DTI121により、隣接する画素50bと分離された状態とされている。
【0118】
よって、貫通DTI82の開口部分を形成し、隣接する画素50bと電気的に導通する部分を設けたとしても、ブルーミングによる影響を低減することができる。
【0119】
このように、貫通DTI82の開口部分には、P型固相拡散層83と非貫通DTI121が形成され、隣接する画素50bとP型固相拡散層83を介して接続されているため、隣接する画素50bが、電気的に導通している状態とすることができる。隣接する画素50bが電気的に導通していることにより、第1の実施の形態と同じく、第2の実施の形態においても、GNDコンタクト領域96を、各画素に配置しなくても良い。このことについて、図14を参照して説明する。
【0120】
図14は、画素アレイ部41に配置されている4×8の32個の画素50bを示している。図14中、1行1列目に配置されている画素50bを画素50b−11とし、2行2列目に配置されている画素50bを画素50b−22とし、3行3列目に配置されている画素50bを画素50b−33とし、4行4列目に配置されている画素50bを画素50b−44とする。
【0121】
これらの画素50b−11、画素50b−22、画素50b−33、画素50b−44は、図14に示したように、斜め方向に1列に配列されている画素50bである。また、斜め方向に1列に配列されている画素50bは、貫通DTI82の開口部分に形成されているP型固相拡散層83により、電気的に導通しているが、非貫通DTI121により、画素間分離はされている。
【0122】
例えば、画素50b−11と画素50b−22は、画素50b−11においては右下、画素50b−22においては左上に形成されている貫通DTI82の開口部分に形成されているP型固相拡散層83により、電気的に導通しているが、非貫通DTI121により、画素間分離はされている。
【0123】
同様に、画素50b−22と画素50b−33は、画素50b−22においては右下、画素50b−33においては左上に形成されている貫通DTI82の開口部分に形成されているP型固相拡散層83により、電気的に導通しているが、非貫通DTI121により、画素間分離はされている。
【0124】
さらに同様に、画素50b−33と画素50b−44は、画素50b−33においては右下、画素50b−44においては左上に形成されている貫通DTI82の開口部分に形成されているP型固相拡散層83により、電気的に導通しているが、非貫通DTI121により、画素間分離はされている。
【0125】
このように、斜め方向で隣接する画素50bが、電気的に導通しているため、Pwell領域77の電位を固定するGNDコンタクト領域96は、各画素50bに設ける必要は無くなる。図14では、電気的に導通している画素50b−11と画素50b−22のうち、画素50b−22には、GNDコンタクト領域96−22が形成されているが、画素50b−11には、GNDコンタクト領域96は形成されていない。この場合、画素50b−11と画素50b−22は、GNDコンタクト領域96−22を共有した構成とされ、画素50b−11のPwell電位は、画素50b−22にあるGNDコンタクト領域96−22により固定される。
【0126】
また同様に図14では、電気的に導通している画素50b−33と画素50b−44のうち、画素50b−44には、GNDコンタクト領域96−44が形成されているが、画素50b−33には、GNDコンタクト領域96は形成されていない。この場合、画素50b−33と画素50b−44は、GNDコンタクト領域96−44を共有した構成とされ、画素50b−33のPwell電位は、画素50b−44にあるGNDコンタクト領域96−22により固定される。
【0127】
図14に示した例では、2画素でGNDコンタクト領域96を共有する構成とされているが、図15に示すように、8画素50bでGNDコンタクト領域96を共有する構成としても良い。図15に示した構成は、8個の画素50bで1つのGNDコンタクト領域96を共有する構成例である。
【0128】
図15を参照するに、斜め方向に1列に配列されている画素50b−11、画素50b−22、画素50b−33、画素50b−44のうち、画素50b−22にだけ、GNDコンタクト領域96−22が形成されている。図示はしていないが、画素50b−44の斜め下方向にも、画素50b−55、画素50b−66、画素50b−77、画素50b−88が形成されており、これら8画素50bのうち、画素50b−22にだけ、GNDコンタクト領域96−22が形成されている。
【0129】
ここで、図15において、縦方向に配列されている画素50b−11、画素50b−21、画素50b−31、画素50b−41、画素50b−51、画素50b−61、画素50b−71、および画素50b−81に注目する。画素50b−11乃至画素50b−81の8画素50bのうち、GNDコンタクト領域96が形成されているのは、画素50b−21だけである。
【0130】
このことを換言すると、画素50b−11が配置されている1行目、画素50b−31が配置されている3行目、画素50b−41が配置されている4行目、画素50b−51が配置されている5行目、画素50b−61が配置されている6行目、画素50b−71が配置されている7行目、および画素50b−81が配置されている8行目にそれぞれ配置されている画素50bには、GNDコンタクト領域96は形成されていないが、画素50b−21が配置されている2行目に配置されている画素50bにだけ、GNDコンタクト領域96が形成されている。このことをさらに換言すると、8行毎に、GNDコンタクト領域96が形成されていることになる。
【0131】
よって、上記したように、斜め方向に1列に配置されている画素50bをみたとき、斜め方向に配置されている8画素50bのうちの1画素50bに、GNDコンタクト領域96が形成され、そのGNDコンタクト領域96は、8画素50bで共有される構成とされている。
【0132】
第1の実施の形態と同じく、第2の実施の形態においても、GNDコンタクト領域96を、4画素50bで共有する構成としたり、8画素50b以上の画素数で共有する構成としたりすることもできる。また、斜め方向に配置されている画素50bのうちの1つの画素50b、換言すれば、電気的に導通している画素50bのうちの1つの画素50bに、GNDコンタクト領域96が形成されているような構成とすることもできる。
【0133】
このようにした場合、画素アレイ部41の画素ラインのうち、最上位の1ライン、最下位の1ラインなどの所定の1ラインに配置されている画素50bに、それぞれGNDコンタクト領域96を形成する構成とすることができる。
【0134】
このように、第2の実施の形態における画素50bでは、図12を参照して説明したように、縦方向に配列されている2画素50bで、リセットトランジスタ92、増幅トランジスタ93、選択トランジスタ94は、共有する構成とされ、図14、図15を参照して説明したように、斜め方向に配列されている画素50bで、GNDコンタクト領域96を共有する構成とされている。
【0135】
図14や図15を参照して説明した画素50bは、縦方向に配置されている画素50bの2画素で、トランジスタを共有する例を挙げて説明したが、トランジスタを共有する画素数は、2画素に限らず、4画素や8画素であっても良い。
【0136】
図16に、2×4の8画素で、リセットトランジスタ92、増幅トランジスタ93、選択トランジスタ94を共有する場合の構成を示す。図16も、図14と同じく、画素アレイ部41に配置されている4×8の32個の画素50bを示している。
【0137】
図16に示した画素は、8画素共有の場合を示しているが、例えば、縦方向に配置されている画素50b−22、画素50b−23、画素50b−24、画素50b−25の4画素と、その右横側に配置されている画素50b−32、画素50b−33、画素50b−34、画素50b−35の4画素の合わせた8画素が1共有単位とされている。
【0138】
画素50b−22には、リセットトランジスタ92−22が配置され、画素50b−32には、選択トランジスタ94―32が配置されている。このリセットトランジスタ92−22と選択トランジスタ94−32は、8画素で共有するトランジスタとされている。増幅トランジスタ93は、画素50b毎に配置されている。
【0139】
画素50b−22には、増幅トランジスタ93−22が配置され、画素50b−23には、増幅トランジスタ93−23が配置され、画素50b−24には、増幅トランジスタ93−24が配置され、画素50b−25には、増幅トランジスタ93−25が配置されている。同様に画素50b−32には、増幅トランジスタ93−32が配置され、画素50b−33には、増幅トランジスタ93−33が配置され、画素50b−34には、増幅トランジスタ93−34が配置され、画素50b−35には、増幅トランジスタ93−35が配置されている。
【0140】
これらの8個の増幅トランジスタ93−22乃至93−35は、配線により接続され、1つの増幅トランジスタ93として機能する。よって増幅トランジスタ93を大きく形成できるようになり、ゲート面積が大きくなり、ランダムノイズを低減させることができる。
【0141】
また、増幅トランジスタ93と同様に、1共有単位内の各画素50bには、FD91が配置されており、1共有単位内のFD91は配線により接続されている。また、転送トランジスタ90も、1共有単位内の各画素50bに配置されている。
【0142】
また、GNDコンタクト領域96は、斜め方向に配置されている画素50bと共有されている。この点は、図14や図15を参照して説明した場合と同様であり、貫通DTI82の開口部分により、斜め方向に配置されている画素50b同士は、電気的に導通している状態とされているため、GNDコンタクト領域96を共有する構成とすることができる。
【0143】
このように、トランジスタを複数の画素で共有する構成とした場合にも、本技術を適用することができる。また、トランジスタやGNDコンタクト領域96を共有する構成とすることで、素子を配置する領域を大きくすることができ、ランダムノイズを抑制できる等の効果を得ることができる。
【0144】
再度図13に示した画素50bを参照するに、図13に示した画素50bは、非貫通DTI121の配線層79側にP型固相拡散層83が形成されている例を示したが、図17に示すように、画素50b’の図中上下方向で中間付近に、P型固相拡散層83が形成されている構成としても良い。
【0145】
図17を参照するに、図中左側の貫通DTI82aと貫通DTI82bの間(貫通DTI82の開口部分)に形成されている非貫通DTI121a’は、画素50b’の高さ方向で、中間位置よりも低い位置まで形成され、その上にP型固相拡散層83a’が形成されている。よって、P型固相拡散層83a’は、Si基板70の略中央部分に形成されている。
【0146】
図17中の右側には、非貫通DTI12b’−1と非貫通DTI12b’−2が形成されている。この非貫通DTI12b’−1と非貫通DTI12b’−2との間に、P型固相拡散層83c’が形成されている。このP型固相拡散層83c’は、Si基板70の略中央部分に形成されている。換言すれば、P型固相拡散層83c’は、非貫通DTI12b’−1と非貫通DTI12b’−2の2つのDTIに挟まれた領域に形成されている。非貫通DTI12b’−1と非貫通DTI12b’−2は、Si基板70の裏面側と表面側からそれぞれ掘り込まれることにより形成される。
【0147】
図17に示したように、貫通DTI82の開口部分のSi基板70の中央部分にP型固相拡散層83が形成されるようにした場合、Si基板70の中央付近の断面(図中線分C−C’の位置での平面)で見た場合、画素50b’の配線層79に近い側であり、C点側には、貫通DTI82a、P型固相拡散層83a’、貫通DTI82bが配置されている。すなわち、貫通DTI82aと貫通DTI82bの間は、貫通DTI82の開口部分とされ、その開口部分には、P型固相拡散層83a’が形成されている。
【0148】
図17に示した画素50b’の垂直断面図において、線分D−D’の位置に該当する位置を平面で見た場合、画素50b’の配線層79から遠い側であり、D点側には、貫通DTI82a、非貫通トレンチ121a’、貫通DTI82bが配置されている。すなわち、貫通DTI82aと貫通DTI82bの間は、貫通DTI82の開口部分とされ、その開口部分には、非貫通DTI121a’が形成されている。また、線分D−D’の位置に該当する平面において、画素50b’の配線層79から遠い側であり、D’点側には、P型固相拡散層83c’に囲まれた非貫通DTI121b’−1が配置されている。
【0149】
このように、図17に示した画素50b’の場合も、図13に示した画素50bと同じく、貫通DTI82の開口部分には、非貫通DTI121’が形成されている。よって、貫通DTI82の開口部分において、配線層79に近い側では、隣接する画素50b’と、P型固相拡散層83’により、電気的に導通した状態とされるが、配線層79に遠い側、換言すれば、PD71の側面の位置では、非貫通DTI121’により、隣接する画素50b’は分離された状態とされている。
【0150】
よって、貫通DTI82の開口部分を形成し、隣接する画素50bと電気的に導通する部分を設けたとしても、ブルーミングによる影響を低減することができる。
【0151】
<第3の実施の形態における画素の構成例>
図18は、本技術が適用された画素50の第3の実施の形態における画素50cの垂直方向の断面図である。
【0152】
第3の実施の形態では、P型固相拡散層83を、Si基板70の浅い側(配線層79側)には形成しない点が、第2の実施の形態と異なり、その他の構成は第2の実施の形態と同様であり、同様の部分には、同一の符号を付し、適宜説明を省略する。
【0153】
図18の左側を参照するに、非貫通DTI121aの図中上部(配線層79側)には、P型固相拡散層83aが形成され、そのP型固相拡散層83aの上部には、アクティブ領域77aが形成されている。換言すれば、非貫通DTI121a上に形成されているP型固相拡散層83aは薄く形成され、STI78側には形成されていない。
【0154】
同様に、図18の右側を参照するに、非貫通DTI121bの図中上部(配線層79側)には、P型固相拡散層83cが形成され、そのP型固相拡散層83cの上部には、アクティブ領域77bが形成されている。換言すれば、非貫通DTI121b上に形成されているP型固相拡散層83bは薄く形成され、STI78側には形成されていない。
【0155】
このように、非貫通DTI121上に形成されるP型固相拡散層83を、アクティブ領域77と配線層79の界面から離れた位置になるように形成することで、P型固相拡散層83が、画素トランジスタ(転送トランジスタ90や増幅トランジスタ93など)の電圧Vthや拡散層リークに影響しにくくなり、画素トランジスタのレイアウトの自由度を向上させることができる。
【0156】
<第4の実施の形態における画素の構成例>
図19は、本技術が適用された画素50の第4の実施の形態における画素50dの表面側の平面図であり、図20は、画素50dの垂直方向の断面図である。図20は、図19中の線分B−B’の位置に対応するものである。
【0157】
第4の実施の形態では、アクティブ領域77下に非貫通DTI121が形成されている点、換言すれば、STI78の下ではない位置に非貫通DTI121が形成されている点が、第2または第3の実施の形態と異なり、その他の構成は第2または第3の実施の形態と同様であり、同様の部分には、同一の符号を付し、適宜説明を省略する。
【0158】
図19を参照するに、画素50d−1においては、増幅トランジスタ93と選択トランジスタ94が上部に備えられ、変換効率切替トランジスタ95と転送トランジスタ90が下部に備えられ、その間にSTI78が形成されている。画素50d−2においては、リセットトランジスタ92とGNDコンタクト領域96の間にSTI78が形成されている。
【0159】
図20の断面図の左側(図19のB点側)を参照するに、貫通DTI82aと貫通DTI82bは、配線層79の下部まで形成され、貫通DTI82aと貫通DTI82bとの間に形成された非貫通DTI121aの上部には、アクティブ領域77aが形成されている。換言すれば、非貫通DTI121aと配線層79の間はP型固相拡散層83aとアクティブ領域77aで形成されている。
【0160】
同様に図20の断面図の右側(図19のB’点側)を参照するに、非貫通DTI121bの上部には、P型固相拡散層83cとアクティブ領域77bが形成されている。換言すれば、非貫通DTI121aと配線層79の間はP型固相拡散層83cとアクティブ領域77bで形成されている。
【0161】
このように、非貫通DTI121上に形成されるP型固相拡散層83を、アクティブ領域77と配線層79の界面から離れた位置になるように形成することで、P型固相拡散層83が、画素トランジスタ(転送トランジスタ90や増幅トランジスタ93など)の電圧Vthや拡散層リークに影響しにくくなり、画素トランジスタのレイアウトの自由度を向上させることができる。
【0162】
<第5の実施の形態における画素の構成例>
図21は、本技術が適用された画素50の第5の実施の形態における画素50eの表面側の平面図であり、図22は、画素50eの垂直方向の断面図である。図22は、図21中の線分B−B’の位置に対応するものである。
【0163】
第5の実施の形態では、非貫通DTI121上にGNDコンタクト領域96が形成されている点が、第4の実施の形態と異なり、その他の構成は第4の実施の形態と同様であり、同様の部分には、同一の符号を付し、適宜説明を省略する。
【0164】
図22に示した画素50eの断面図において、図21に示した画素50eの平面図におけるB’点側に該当する部分を参照するに、第4の実施の形態における画素50dと同じく、非貫通DTI121bの上部には、P型固相拡散層83cとアクティブ領域77bが形成されている。さらに、第5の実施の形態における画素50eにおいては、アクティブ領域77bの配線層79との界面付近に、P+拡散層96’が形成されている。
【0165】
このP+拡散層96’は、GNDコンタクト領域96として用いられる。すなわち、非貫通DTI121bのところに、GNDコンタクト領域96を形成する。このように、非貫通DTI121bのところに、GNDコンタクト領域96を形成した場合、平面図においては、図21に示すように、非貫通DTI121とGNDコンタクト領域96が上部(下部)から見た場合、重なっているような位置に形成されている。
【0166】
また、非貫通DTI121bのところに、GNDコンタクト領域96を形成することで、PD71が形成されている領域内に、GNDコンタクト領域96を形成しなくても良くなるため、その領域に、例えば、選択トランジスタ94を配置するようにすることができる。図21に示した画素50eでは、画素50e−1に選択トランジスタ94−1が配置され、画素50e−2に選択トランジスタ94−2が配置されている。
【0167】
画素50e−2の選択トランジスタ94−2が配置されている領域は、例えば、第4の実施の形態における画素50dにおいては、図19を再度参照するに、GNDコンタクト領域96が配置されていた領域である。ここでは、選択トランジスタ94−2が配置される例を示したが、他のトランジスタが配置されるようにすることも可能である。
【0168】
このように、非貫通DTI121bのところに、GNDコンタクト領域96を形成したことで、より多くの画素トランジスタを配置することが可能となる。また、図示はしないが、画素トランジスタをより大きく構成することも可能となる。画素トランジスタを大きく構成することで、ノイズを低減させることができる。
【0169】
<第6の実施の形態における画素の構成例>
図23は、本技術が適用された画素50の第6の実施の形態における画素50fの表面側の平面図であり、図24は、画素50fの垂直方向の断面図である。図24は、図23中の線分A−A’の位置に対応するものである。
【0170】
第6の実施の形態における画素50fは、非貫通DTI121が、画素50fの1辺に形成されている点が、第1乃至5の実施の形態と異なり、その他の構成は第1乃至5の実施の形態と同様であり、同様の部分には、同一の符号を付し、適宜説明を省略する。
【0171】
なおここでは、非貫通DTI121は、画素50fの1辺に形成されている貫通DTI82の略中央部分に形成されている場合を例に挙げて説明を続けるが、中央から外れた位置に、非貫通DTI121が形成されていても良い。
【0172】
図23に示した画素50fの平面図を参照するに、貫通DTI82は、画素50f−1と画素50f−2を囲むように形成されている。この画素50f−1と画素50f−2の外枠は、貫通DTI82により完全に囲まれている。画素50f−1と画素50f−2の間に形成された貫通DTI82の一部には、開口部分が形成され、その開口部分は、非貫通DTI121で形成されている。
【0173】
なお、ここでは、貫通DTI82の開口部分に、非貫通DTI121が形成されている場合を例に挙げて説明を続けるが、貫通DTI82の開口部分に、非貫通DTI121が形成されていない構成としても良い。
【0174】
換言すれば、第2の実施の形態における画素50bと同じく、貫通DTI82の開口部分に、非貫通DTI121が形成されている場合を例に挙げて説明を続けるが、第1の実施の形態における画素50aと同じく、貫通DTI82の開口部分に、非貫通DTI121が形成されていない構成とし、P型固相拡散層83のみが形成されている構成とすることもできる。
【0175】
図24に示した画素50fの垂直断面図において、配線層79との界面付近のアクティブ領域77内には、N+拡散層201a、N+拡散層201b、N+拡散層201cが、それぞれ形成され、コンタクトが接続されている。
【0176】
また図24に示した画素50fの垂直断面図において、A点側は、順に、P型固相拡散層83a、貫通DTI82a、P型固相拡散層83b、N型固相拡散層84aが配置されている。A点側は、貫通DTI82により、隣接する画素50fと完全に分離された状態とされている。
【0177】
図24に示した画素50bの垂直断面図において、A’点側は、画素50f−2に含まれるPD71−2から順に、N型固相拡散層84b、P型固相拡散層83c、非貫通DTI121、P型固相拡散層83d、N型固相拡散層84c、画素50f−1に含まれるPD71−1が配置されている。
【0178】
非貫通DTI121が形成されている部分は、アクティブ領域77が形成され、このアクティブ領域77で、画素50f−1と画素50f−2は電気的に導通した状態とされている。
【0179】
第6の実施の形態における画素50fは、隣接する2画素50fで、GNDコンタクト領域96を共有する構成とされている。すなわち、図23に示した画素50f−1と画素50f−2は、図24を参照して説明したように、非貫通DTI121が形成されている部分のアクティブ領域77で、電気的に導通した状態とされているため、画素50f−2に設けられているGNDコンタクト領域96により、画素50f−1と画素50f−2のアクティブ領域77のPwell電位は固定される。
【0180】
このように、貫通DTI82の一部が、非貫通DTI121とされることにより、この非貫通DTI121の部分で、隣接する画素50fと、アクティブ領域77により、電気的に導通した状態とされるが、PD71の側面の位置では、非貫通DTI121により、隣接する画素50fと分離された状態とされている。
【0181】
よって、貫通DTI82に開口部分を形成し、隣接する画素50bと電気的に導通する部分を設けたとしても、ブルーミングによる影響を低減することができる。
【0182】
<第7の実施の形態における画素の構成例>
図25は、本技術が適用された画素50の第7の実施の形態における画素50gの表面側の平面図である。
【0183】
第7の実施の形態における画素50gは、貫通DTI82の開口部分の貫通DTI82の形状が第6の実施の形態と異なり、その他の構成は第6の実施の形態と同様であり、同様の部分には、同一の符号を付し、適宜説明を省略する。
【0184】
図25に示した画素50gの開口部分における貫通DTI82は、T字形状で形成されている。貫通DTI82の開口部分の貫通DTI82は、横方向に直線状に形成された貫通DTI82Lと、その貫通DTI82Lと垂直に交わる縦方向に直線状に形成された貫通DTI82Sとから構成される形状とされている。
【0185】
第5の実施の形態における画素50f(図23)の貫通DTI82の開口部分の貫通DTI82は、貫通DTI82Lに該当する部分のみから形成された形状とされていたのに対して、第6の実施の形態における画素50gの貫通DTI82の開口部分の貫通DTI82は、貫通DTI82Lと貫通DTI82Sとから形成された形状とされている。
【0186】
この貫通DTI82Sを形成することで、P型の固相拡散を行うとき、この貫通DTI82Sのところでも固相拡散が行われるため、図25に示したように、貫通DTI82Sを囲む領域にも、P型固相拡散層83が形成される。換言すれば、貫通DTI82の開口部分のP型固相拡散層83を大きく形成することができる。
【0187】
また、貫通DTI82Sは、図25に示すように、貫通DTI82Sと貫通DTI82Sが、対向するように形成されているため、開口部分を大きく(長く)形成したとしても、P型固相拡散層83の領域が途切れることなく、P型固相拡散層83を形成することができる。
【0188】
このように、第7の実施の形態における画素50gにおいては、貫通DTI82の開口部分を長く形成した場合であっても、P型固相拡散層83で開口部分を囲むことができ、P型層の濃度を確保しやすい形状とすることができる。貫通DTI82の開口部分を長く形成できることで、素子の配置の自由度を増すことができる。
【0189】
<第8の実施の形態における画素の構成例>
図26は、本技術が適用された画素50の第8の実施の形態における画素50hの表面側の平面図である。
【0190】
第8の実施の形態における画素50hは、第6の実施の形態における画素50f(図23)と同じく貫通DTI82の中央部分に開口部分を有した形状とされ、第7の実施の形態における画素50g(図25)と同じく開口部分のP型固相拡散層83が大きく形成されている。
【0191】
図8の実施の形態における画素50hは、P型固相拡散層83を形成するときの工程を工夫することで、貫通DTI82S(図25)を形成しなくても、開口部分を長く形成でき、P型固相拡散層83を大きく形成することができる。
【0192】
図26に示した画素50hの平面図を参照するに、画素50h−1と画素50h−2の外枠は、貫通DTI82により完全に囲まれた形状とされている。画素50h−1と画素50h−2の間に形成された貫通DTI82の一部には、開口部分が形成され、その開口部分は、非貫通DTI121で形成されている。この開口部分は、画素50f(図23)の開口部分と比べると、長さは長く形成(広い開口で形成)形成されている。
【0193】
画素50hの貫通DTI82の開口部分付近のP型固相拡散層83は、開口部分ではない貫通DTI82付近のP型固相拡散層83よりも大きく形成されている。
【0194】
このような貫通DTI82の開口部分付近のP型固相拡散層83を大きく形成するときの製造工程について、図27、図28を参照して説明する。図27、図28には、各工程の開口部分の平面図、線分B−B’における断面図、および線分C−C’における断面図をそれぞれ示す。
【0195】
貫通DTI82の開口部分付近のP型固相拡散層83の製造工程は、基本的に、図11を参照して説明したP型固相拡散層83を形成する工程と同様に行われるが、P型固相拡散層83を形成する工程が2度繰り返される点が異なる。
【0196】
工程S11において、Si基板70がエッチングされることで、貫通DTI82が形成される位置に、トレンチ82が形成される。
【0197】
工程S12において、ALD(Atomic Layer Deposition)方が用いられ、B(ボロン)を含んだシリコン酸化膜(BSG)251−1が堆積される。工程S12における処理では、B(ボロン)が用いられているため、BSG膜251−1は、P型の膜として成膜される。
【0198】
BSG251−1は、一旦トレンチ82内の側壁の全面に形成され、その後、トレンチ82の先端部分(固相拡散を行いたい部分)のBSG251−1のみを残すようなエッチングが行われることで、トレンチ82の先端部分にのみBSG251−1が成膜される。
【0199】
なお、工程S11と工程S12の間に、N型固相拡散層84を形成する処理が実行され、N型固相拡散層84は形成されているが、その製造工程と図示は省略している。
【0200】
工程S12においては、BSG膜251−1が成膜された後、さらに熱拡散処理が実行される。ウエハがアニールされることで、BSG膜251−1とSi基板70が接触している領域では、BSG膜251−1からSi基板70へ、B(ボロン)が固相拡散される。その結果、図27の工程S12に示したように、P型の不純物領域が形成される。このP型の不純物領域は、P型固相拡散層83(工程S12では、P型固相拡散層83−1の部分)となる領域である。
【0201】
熱拡散処理が終了された後、BSG膜251−1が除去される。BSG膜251−1の除去は、例えば、フッ酸を用いたウェットエッチングにより行うことができる。
【0202】
工程S13において、工程S12と同様の処理が実行される。工程S13において、BSG膜251−2が、トレンチ82内に形成される。工程S13において成膜されるBSG膜251−2は、トレンチ82内の側壁の全面に成膜される。その後、工程S12と同じく、熱拡散処理が実行されることで、P型の不純物領域が形成される。このP型の不純物領域は、P型固相拡散層83(工程S13では、P型固相拡散層83−2の部分)となる領域である。
【0203】
このように、貫通DTI82の開口部分においては、P型固相拡散層83を形成するための固相拡散処理を2回実行することで、開口部分においてP型固相拡散層83を大きく形成し、開口部分以外のところにおけるP型固相拡散層83は、上記した実施の形態と同じぐらいの大きさで形成することができる。
【0204】
BSG膜251−1の除去後、工程S14(図28)において、トレンチ82内に、ポリシリコン261とシリコン酸化膜262が埋め込まれる。なお、遮光性能を持たせるために金属、例えばタングステンなどの金属が、トレンチ82内に充填されても良い。
【0205】
工程S15において、ウエハ上面に堆積された不要なポリシリコンが除去されたり、画素トランジスタや配線などが形成されたりする。また裏面側からSi基板70が薄膜化され、薄膜化後、遮光膜74などが形成されることで、画素50hが製造される。
【0206】
このように、第8の実施の形態における画素50hにおいては、貫通DTI82の開口部分を長く形成した場合であっても、P型固相拡散層83で開口部分を囲むことができ、P型層の濃度を確保しやすい形状とすることができる。貫通DTI82の開口部分を長く形成できることで、素子の配置の自由度を増すことができる。
【0207】
<第9の実施の形態における画素の構成例>
図29は、本技術が適用された画素50の第9の実施の形態における画素50iの表面側の平面図であり、図30は、画素50iの垂直方向の断面図である。図30は、図29中の線分A−A’の位置に対応するものである。
【0208】
第9の実施の形態における画素50iは、第8の実施の形態における画素50h(図26)と同じく貫通DTI82の中央部分に開口部分を有し、その開口部分が長めに形成された形状とされている。その開口部分に、FD91が配置されている点が、第8の実施の形態における画素50hと異なり、他の構成は、第8の実施の形態における画素50hと同一である。
【0209】
図29の画素50iの平面図を参照するに、画素50i−1と画素50i−2の間に形成されている貫通DTI82は、中央部分に開口部分を有し、この開口部分には、非貫通DTI121が形成されている。この非貫通DTI121には、FD拡散層91が形成されている。FD拡散層91は、フローティングディフュージョン(FD)として機能する。
【0210】
図29に示した画素50iは、2画素共有の場合の構成を示し、FD拡散層91は、画素50i−1と画素50i−2で共有される構成とされている。FD拡散層91の両端には、転送トランジスタ90が配置されている。画素50i−1には、転送トランジスタ90−1が配置され、画素50i−2には、転送トランジスタ90−2が配置されている。
【0211】
図29中の線分A−A’の位置における断面図である図30を参照するに、画素50i−2のPD71−2には、縦型トランジスタトレンチを備える転送トランジスタ90−2が配置されている。また、画素50i−1のPD71−1には、縦型トランジスタトレンチを備える転送トランジスタ90−1が配置されている。
【0212】
この転送トランジスタ90−1と転送トランジスタ90−2の間には、FD拡散層91が形成されている。またFD拡散層91は、非貫通DTI121の上部(配線層79側)に形成されている。
【0213】
このように、非貫通DTI121の部分にFD拡散層91を形成することで、第1乃至第8の実施の形態のように、FD91を配線で接続する構成としなくても良くなる。FD91を配線で接続する構成の場合、FD容量が大きくなる傾向にあるが、第9の実施の形態のように、非貫通DTI121の部分にFD拡散層91を形成し、配線を用いない構成とすることで、配線が不要となる分、FD容量を下げ、変換効率を高くすることができる。変化効率が高くなると、S/N比が改善されることも期待することができる。
【0214】
<第10の実施の形態における画素の構成例>
図31は、本技術が適用された画素50の第10の実施の形態における画素50jの表面側の平面図であり、図32は、画素50jの垂直方向の断面図である。図32は、図30中の線分A−A’の位置に対応するものである。
【0215】
第10の実施の形態における画素50jは、2×2の4画素共有とされている点が、第1乃至第9の実施の形態と異なる。
【0216】
図30を参照するに、4画素共有とされている画素50j−1には、増幅トランジスタ93が配置され、画素50j−2には、選択トランジスタ94が配置され、画素50j−3には、リセットトランジスタ92が配置され、画素50j−4には、GNDコンタクト領域96が配置されている。また、画素50j−1乃至50j−4には、それぞれ転送トランジスタ90−1乃至90−4が、4画素50iの中央付近にそれぞれ配置されている。
【0217】
4画素共有されている4画素50jの周りは、貫通DTI82で完全分離されている。4画素共有されている画素50jの間に形成されている貫通DTI82には、開口部分が形成され、その開口部分には、上記した実施の形態と同じく、非貫通DTI121が形成されている。図31に示したように、4画素共有されている画素50jの中央部分が、貫通DTI82の開口部分とされ、その部分に、非貫通DTI121が形成されている。
【0218】
さらに、非貫通DTI121が形成されている部分は、図27、図28を参照して説明した製造工程にて、P型固相拡散層83が形成されることで、大きめのP型固相拡散層83が形成されている。そして第9の実施の形態と同じく、転送トランジスタ90は、転送トランジスタ90間に形成されたFD拡散層91で接続されている。
【0219】
このような4画素共有の画素50jにおいて、図31中の線分A−A’位置の断面は、図32に示すようになる。図32に示した画素50jの構成は、図30に示した画素50iの構成と同様である。ただし、転送トランジスタ90−1と転送トランジスタ90−4間の距離が長くなるため、FD拡散層91の大きさも長く形成され、このFD拡散層91の下側に形成されているP型固相拡散層83の幅も広く形成されている。
【0220】
このように、4画素共有の構成とした場合の画素50jにおいても、非貫通DTI121の部分にFD拡散層91を形成することで、第9の実施の形態の画素50iと同じく、FD容量を下げ、変換効率を高くすることができ、S/N比を改善することができる。
【0221】
<第11の実施の形態における画素の構成例>
図33は、本技術が適用された画素50の第11の実施の形態における画素50kの表面側の平面図であり、図34は、画素50kの垂直方向の断面図である。図34は、図33中の線分A−A’の位置に対応するものである。
【0222】
第11の実施の形態における画素50kは、上述した画素50を備えるとともに、電荷保持領域(以下に示すメモリ311に該当)を備える。電荷保持領域を設けることで、グローバルシャッタを実現することができる。
【0223】
第1乃至第10の実施の形態における画素50a乃至50jは、裏面照射方式のセンサである。一般的に、CMOSイメージセンサは、各画素を順次読み出すローリングシャッタ方式のため、露光タイミングの違いにより画像の歪みが生じる可能性がある。
【0224】
この歪みが生じることに対する対策として、画素内に電荷保持部を設けることによる、全画素同時読み出しグローバルシャッタ方式が提案されている。グローバルシャッタ方式によれば、電荷保持部に全画素同時読み出しを行った後、順次読み出しが可能となるため、露光タイミングを各画素共通にすることができ、画像の歪みを抑制することができる。
【0225】
画素50kは、Si基板70内にPD71とメモリ311が形成されている。メモリ311は、PD71と同じくN型の不純物濃度が高い領域とされている。メモリ311は、PD71で光電変換された電荷を一時的に保持する電荷保持部として設けられている。
【0226】
画素50kは、他の実施の形態、例えば、図3に示した画素50aと同じく、Si基板70の深さ方向に貫くように形成されている貫通DTI82で囲まれている。図33に示した画素50kにおいては、左側に貫通DTI82−1が形成され、右側に貫通DTI82−2が形成されているが、図33の平面図に示したように、貫通DTI82は、画素50a(PD71とメモリ311を含む領域)を囲むように形成されている。
【0227】
この画素50aを囲むように形成されている貫通DTI82には、他の実施の形態と同じく、P型固相拡散層83とN型固相拡散層84が形成され、P型固相拡散層83とN型固相拡散層84が形成されていることで、強電界領域が形成されている。よって、上記した実施の形態と同じく、Dark特性が悪化することを防ぐことができるという効果を得ることができる。
【0228】
PD71とメモリ311の間には、貫通DTI82と、その貫通DTI82の一部を開口部分とし、その開口部分には、Si基板70を深さ方向に非貫通に形成されている非貫通DTI121が設けられている。この非貫通DTI121は、画素50kを囲むように形成されている貫通DTI82と異なり、非貫通に形成されている。換言すれば、PD71とメモリ311の間に形成されている非貫通DTI121は、その上部(図中上部)にPwell領域77が残る状態で掘り込みが行われたトレンチとされている。
【0229】
この非貫通に形成されている非貫通DTI121上には、読み出しゲート313が形成されている。読み出しゲート313は、縦型トランジスタトレンチ314を備える構成とされ、この縦型トランジスタトレンチ314は、PD71の内部に達する位置まで形成されている。すなわち、PD71から電荷を読み出す読み出しゲート313は、PD71に対して垂直方向と水平方向に形成され、垂直方向に形成されている読み出しゲート313(縦型トランジスタトレンチ314)は、PD71に接するように形成されている。
【0230】
なお、ここでは、縦型トランジスタトレンチ314は、PD71の内部まで達するトレンチとして説明を続けるが、縦型トランジスタトレンチ314と、PD71は、接する程度で形成されていても良いし、接しない(距離が少しある)状態で形成されていても良い。このことは他の縦型トランジスタトレンチも同様である。
【0231】
読み出しゲート313に隣接する領域に、転送ゲート315が形成され、さらにその転送ゲート315に隣接する領域には、書き込みゲート316が形成されている。図34に示したように、メモリ311の一部を、配線層97に近い位置まで形成することで、書き込みゲート316は、縦型トランジスタトレンチを有さない形状とされている。メモリ311を、PD71と同じく、Si基板70の表面付近に形成しない構成とすることもでき、そのような構成とした場合、書き込みゲート316は、縦型トランジスタトレンチを有する構成とされる。
【0232】
読み出しゲート313により、PD71に蓄積された電荷が読み出され、書き込みゲート316により、読み出された電荷が、メモリ311に書き込まれる構成とされている。このような処理を可能とするために、換言すれば、読み出しゲート313や書き込みゲート316を形成する領域を設けるために、非貫通DTI121は、Si基板70を貫通しない形状とされている。また、非貫通DTI121にもP型固相拡散層83が形成されている。
【0233】
書き込みゲート316に隣接する領域に、転送ゲート315が形成されている。転送ゲート315により、メモリ311に書き込まれた(蓄積された)電荷が読み出され、FD拡散層318に転送される。
【0234】
このようにPD71とメモリ311の間に、非貫通DTI121を設けることで、PD71からメモリ311に電荷が流れ込むことを防ぐことができる。また非貫通DTI121の部分に、読み出しゲート313を形成することができ、PD71からメモリ311に電荷を転送することができる。
【0235】
また、貫通DTI82と非貫通DTI121には、それぞれP型固相拡散層83とN型固相拡散層84が形成され、このP型固相拡散層83とN型固相拡散層84のPN接合による強電界領域が形成されているため、電界を確保して飽和信号量Qsを向上させることができる。非貫通DTI121が形成されているところは、貫通DTI82からのP型固相拡散層83があるため、非貫通DTI121の側壁界面でピングが外れることがないようにすることもでき、界面で発生した電子による暗電流、白点の悪化を抑制することもできる。
【0236】
よって、第11の実施の形態における画素50kによれば、飽和信号量Qsを向上させ、暗電流、白点が悪化しないグローバルシャッタを実現できる。
【0237】
<第12の実施の形態における画素の構成例>
図35は、本技術が適用された画素50の第12の実施の形態における画素50mの垂直方向の断面図である。
【0238】
第12の実施の形態における画素50mは、第11の実施の形態における画素50kと同様の構成を有しているが、貫通DTI82の開口部分が広く形成され、そのような広い開口部分を覆うP型固相拡散層83が形成され、そのような大きなP型固相拡散層83を形成するために貫通DTIが追加された構成とされている点が異なる。
【0239】
図35に示した画素50mを参照するに、貫通DTI82の開口部分には、貫通DTI382−1と貫通DTI382−2形成されている。この貫通DTI382−1と貫通DTI382−2は、四角形状の貫通DTIとされている。なおここでは、四角形状の貫通DTI382を図示し、説明を続けるが、貫通DT382Iの形状は、四角形状以外の、例えば、円形状などの形状であっても良い。
【0240】
貫通DTI382−1と貫通DTI382−2の間や、貫通DTI382−1と貫通DTI382−2と接する部分に、第2の実施の形態のように非貫通DTI121を形成しても良いし、第1の実施の形態のように非貫通DTI121を形成しない構成としても良い。
【0241】
貫通DTI382のところでも固相拡散を行うことで、図35に示したように、開口部分のP型固相拡散層83を大きく形成することができる。このことについて、図36、図37を参照して説明する。
【0242】
図36、図37には、各工程の開口部分の平面図、線分B−B’における断面図、および線分C−C’における断面図をそれぞれ示す。貫通DTI382の開口部分付近のP型固相拡散層83の製造工程は、基本的に、図11を参照して説明したP型固相拡散層83を形成する工程と同様に行われる。
【0243】
工程S101において、Si基板70がエッチングされることで、貫通DTI382−1と貫通DTI382−2が形成される位置に、トレンチ382−1とトレンチ382−2が形成される。
【0244】
工程S102において、ALD(Atomic Layer Deposition)方が用いられ、B(ボロン)を含んだシリコン酸化膜(BSG)251−1が、トレンチ382−1とトレンチ382−2内の側壁に、それぞれ堆積される。工程S102における処理では、B(ボロン)が用いられているため、BSG膜251−1は、P型の膜として成膜される。
【0245】
BSG膜251−1が成膜された後、熱拡散処理が実行されことで、BSG膜251−1とSi基板70が接触している領域では、BSG膜251−1からSi基板70へ、B(ボロン)が固相拡散される。その結果、図36の工程S102に示したように、P型の不純物領域が形成される。このP型の不純物領域は、P型固相拡散層83(工程S102では、P型固相拡散層83−1の部分)となる領域である。
【0246】
ここまでの工程で、貫通DTI381−1と貫通DTI382−2に該当するトレンチを囲む領域に、P型固相拡散層83が形成される。
【0247】
熱拡散処理が終了された後、BSG膜251−1が除去される。BSG膜251−1の除去は、例えば、フッ酸を用いたウェットエッチングにより行うことができる。
【0248】
BSG膜251−1の除去後、工程S103において、トレンチ382内に、ポリシリコン261とシリコン酸化膜262が埋め込まれる。なお、遮光性能を持たせるために金属、例えばタングステンなどの金属が、トレンチ382内に充填されても良い。
【0249】
また、工程S103において、貫通DTI82に該当するトレンチ82が形成される。工程S103において、Si基板70がエッチングされることで、貫通DTI82が形成される位置に、トレンチ82が形成される。
【0250】
工程S103において、工程S102と同様の処理が実行されることで、BSG251−2が、トレンチ82内の側壁に堆積され、熱拡散処理が実行され、BSG膜251−2とSi基板70が接触している領域に、P型の不純物領域が形成される。このP型の不純物領域は、P型固相拡散層83(工程S103では、P型固相拡散層83−2の部分)となる領域である。
【0251】
工程S103で、貫通DTI82に該当するトレンチを囲む領域に、P型固相拡散層83が形成される。
【0252】
なお、トレンチ82(貫通DTI82)を、貫通DTI382−1または貫通DTI382−2と接した状態で形成しようとした場合、Si基板70のシリコンが、トレンチ82(貫通DTI82)と、貫通DTI382−1または貫通DTI382−2の間で、制御性が悪い状態で残ってしまう可能性がある。よってここでは、トレンチ82(貫通DTI82)と、貫通DTI382−1または貫通DTI382−2の間を離し、非貫通DTI121を設ける場合を例に挙げて説明した。
【0253】
なお、図35に示した画素50mの構成において、図33に示した画素50kのように、画素50m間には、非貫通DTI121を設けない構成とし、画素50mは、貫通DTI82で囲まれている構成としても良い。
【0254】
このように、貫通DTI82の開口部分におけるP型固相拡散層83の形成と、貫通DTI82の開口部分ではない部分におけるP型固相拡散層83の形成を、それぞれ別の工程で行うことで、P型固相拡散層83が形成される。
【0255】
BSG膜251−2の除去後、工程S104において、トレンチ82内に、ポリシリコン261とシリコン酸化膜262が埋め込まれる。なお、遮光性能を持たせるために金属、例えばタングステンなどの金属が、トレンチ82内に充填されても良い。
【0256】
工程S105において、ウエハ上面に堆積された不要なポリシリコンが除去されたり、画素トランジスタや配線などが形成されたりする。また裏面側からSi基板70が薄膜化され、薄膜化後、遮光膜74などが形成されることで、画素50mが製造される。
【0257】
このように、第12の実施の形態における画素50mにおいては、貫通DTI82の開口部分を長く形成した場合であっても、P型固相拡散層83で開口部分を囲むことができ、P型層の濃度を確保しやすい形状とすることができる。貫通DTI82の開口部分を長く形成できることで、素子の配置の自由度を増すことができる。
【0258】
第12の実施の形態における画素50mを縦方向に配置し、その縦方向に配置された2画素50mでトランジスタを共有する2画素共有の構成とすることもできる。図38は、2画素共有とした画素50mの構成例を示す図である。
【0259】
図38に示した画素50m−1のPD71側には、リセットトランジスタ92、選択トランジスタ94、変換効率切替トランジスタ95が配置され、これらのトランジスタは、画素50m−2と共有する構成とされている。
【0260】
また画素50m−1には、増幅トランジスタ93−1が配置され、この増幅トランジスタ93−1は、画素50−2に配置されている増幅トランジスタ93−2乃至93−5と配線で接続され、1つの増幅トランジスタ93として機能するように構成されている。このように増幅トランジスタ93を大きく形成できるため、ゲート面積が大きくなり、ランダムノイズを低減させることができる。
【0261】
また、画素50m−1には、FD拡散層318−1とFD拡散層318−2が配置され、画素50m−2には、FD拡散層318−3が配置されている。これらのFD拡散層318−1乃至318−3も配線で接続され、1つのFD拡散層318(FD91)として機能するように構成されている。
【0262】
また、GNDコンタクト領域96は、画素50m−1に配置され、画素50m−2には配置されていない構成とされている。また画素50m−1と画素50m−2の間に形成されている貫通DTI82の一部に、開口部分が形成され、その開口部分には、非貫通DTI121が形成されている。このように、貫通DTI82の開口部分を形成することで、上記した実施の形態と同じく、画素50m−1と画素50m−2は、電気的に導通した状態とすることができる。
【0263】
よって、画素50m−1と画素50m−2は、GNDコンタクト領域96を共有した構成とされ、画素50m−2のPwell電位は、画素50m−2にあるGNDコンタクト領域96により固定される構成とすることができる。
【0264】
なおここでは、画素50m−1と画素50m−2の2画素が、電気的に導通した状態である場合を例に挙げて説明しているが、2画素以上の画素が、電気的に導通した状態とし、その複数の画素のうちの1つの画素に、GNDコンタクト領域96が形成されているようにすることも可能である。
【0265】
なお、図38に示した構成例では、画素50m−1と画素50m−2の2画素の間に、非貫通DTI121を形成し、画素50m−1と画素50m−2が、電気的に導通した状態とする場合を示したが、この非貫通DTI121を形成しない構成とすることも可能である。
【0266】
例えば、図38に示した構成において、例えば、画素50m−1と、その画素50m−1の上側に位置する画素50m−0(不図示)を考える。画素50m−1には、図中情報の中央部分に、開口部分が形成され、非貫通DTI121が形成されている。
【0267】
この開口部分で、画素50m−1と画素50m−0を、電気的に導通した状態とすることができる。この開口部分で電気的に導通した状態とする構成の場合、画素50m−1と画素50m−2の2画素の間に形成されている非貫通DTI121を形成しない構成とすることも可能である。
【0268】
画素共有の構成とした場合も、飽和信号量Qsを向上させ、暗電流、白点が悪化しないグローバルシャッタを実現できる。
【0269】
本技術によれば、画素間を貫通DTIで分離することで、各画素を分離することができる。また、貫通DTIを一部設けない領域を形成することで、各画素間のウェルを共有することができ、GNDコンタクトを各画素に配置しなくても良い構造とすることができる。
【0270】
また、貫通DTIを一部設けない領域を形成することで、その領域に、素子を配置することが可能となり、素子の配置に関する自由度を増すことができる。
【0271】
GNDコンタクトを各画素に配置しなくても良い構造となることで、GNDコンタクトを配置する領域に、他の素子を配置することができ、素子の配置に関する自由度を増すことができる。
【0272】
また、本技術によれば、貫通DTIを置かない領域が、貫通DTIからのP型ドーピング層(P型固相拡散層)で満たされることで隣接画素間が分離され、隣接画素に対する影響、例えば混色などの影響が発生することを防ぐことができる。
【0273】
さらに、本技術によれば、この領域に非貫通DTIを置くことで、P型ドーピング層によりピニングが確保されるため、隣接画素間のブルーミングや混色を抑えることができる。
【0274】
なお、上記した各実施の形態は、個々に実施することはもちろん可能であるが、複数の実施の形態を組み合わせて実施することも可能である。
【0275】
<内視鏡手術システムへの応用例>
また、例えば、本開示に係る技術(本技術)は、内視鏡手術システムに適用されてもよい。
【0276】
図39は、本開示に係る技術(本技術)が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
【0277】
図39では、術者(医師)11131が、内視鏡手術システム11000を用いて、患者ベッド11133上の患者11132に手術を行っている様子が図示されている。図示するように、内視鏡手術システム11000は、内視鏡11100と、気腹チューブ11111やエネルギー処置具11112等の、その他の術具11110と、内視鏡11100を支持する支持アーム装置11120と、内視鏡下手術のための各種の装置が搭載されたカート11200と、から構成される。
【0278】
内視鏡11100は、先端から所定の長さの領域が患者11132の体腔内に挿入される鏡筒11101と、鏡筒11101の基端に接続されるカメラヘッド11102と、から構成される。図示する例では、硬性の鏡筒11101を有するいわゆる硬性鏡として構成される内視鏡11100を図示しているが、内視鏡11100は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
【0279】
鏡筒11101の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡11100には光源装置11203が接続されており、当該光源装置11203によって生成された光が、鏡筒11101の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者11132の体腔内の観察対象に向かって照射される。なお、内視鏡11100は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
【0280】
カメラヘッド11102の内部には光学系及び撮像素子が設けられており、観察対象からの反射光(観察光)は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、RAWデータとしてカメラコントロールユニット(CCU: Camera Control Unit)11201に送信される。
【0281】
CCU11201は、CPU(Central Processing Unit)やGPU(Graphics Processing Unit)等によって構成され、内視鏡11100及び表示装置11202の動作を統括的に制御する。さらに、CCU11201は、カメラヘッド11102から画像信号を受け取り、その画像信号に対して、例えば現像処理(デモザイク処理)等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
【0282】
表示装置11202は、CCU11201からの制御により、当該CCU11201によって画像処理が施された画像信号に基づく画像を表示する。
【0283】
光源装置11203は、例えばLED(light emitting diode)等の光源から構成され、術部等を撮影する際の照射光を内視鏡11100に供給する。
【0284】
入力装置11204は、内視鏡手術システム11000に対する入力インタフェースである。ユーザは、入力装置11204を介して、内視鏡手術システム11000に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡11100による撮像条件(照射光の種類、倍率及び焦点距離等)を変更する旨の指示等を入力する。
【0285】
処置具制御装置11205は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具11112の駆動を制御する。気腹装置11206は、内視鏡11100による視野の確保及び術者の作業空間の確保の目的で、患者11132の体腔を膨らめるために、気腹チューブ11111を介して当該体腔内にガスを送り込む。レコーダ11207は、手術に関する各種の情報を記録可能な装置である。プリンタ11208は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
【0286】
なお、内視鏡11100に術部を撮影する際の照射光を供給する光源装置11203は、例えばLED、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。RGBレーザ光源の組み合わせにより白色光源が構成される場合には、各色(各波長)の出力強度及び出力タイミングを高精度に制御することができるため、光源装置11203において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、RGBレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド11102の撮像素子の駆動を制御することにより、RGBそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
【0287】
また、光源装置11203は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド11102の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
【0288】
また、光源装置11203は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光(すなわち、白色光)に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察(Narrow Band Imaging)が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること(自家蛍光観察)、又はインドシアニングリーン(ICG)等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置11203は、このような特殊光観察に対応した狭帯域光及び/又は励起光を供給可能に構成され得る。
【0289】
図40は、図39に示すカメラヘッド11102及びCCU11201の機能構成の一例を示すブロック図である。
【0290】
カメラヘッド11102は、レンズユニット11401と、撮像部11402と、駆動部11403と、通信部11404と、カメラヘッド制御部11405と、を有する。CCU11201は、通信部11411と、画像処理部11412と、制御部11413と、を有する。カメラヘッド11102とCCU11201とは、伝送ケーブル11400によって互いに通信可能に接続されている。
【0291】
レンズユニット11401は、鏡筒11101との接続部に設けられる光学系である。鏡筒11101の先端から取り込まれた観察光は、カメラヘッド11102まで導光され、当該レンズユニット11401に入射する。レンズユニット11401は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
【0292】
撮像部11402を構成する撮像素子は、1つ(いわゆる単板式)であってもよいし、複数(いわゆる多板式)であってもよい。撮像部11402が多板式で構成される場合には、例えば各撮像素子によってRGBそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部11402は、3D(dimensional)表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための1対の撮像素子を有するように構成されてもよい。3D表示が行われることにより、術者11131は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部11402が多板式で構成される場合には、各撮像素子に対応して、レンズユニット11401も複数系統設けられ得る。
【0293】
また、撮像部11402は、必ずしもカメラヘッド11102に設けられなくてもよい。例えば、撮像部11402は、鏡筒11101の内部に、対物レンズの直後に設けられてもよい。
【0294】
駆動部11403は、アクチュエータによって構成され、カメラヘッド制御部11405からの制御により、レンズユニット11401のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部11402による撮像画像の倍率及び焦点が適宜調整され得る。
【0295】
通信部11404は、CCU11201との間で各種の情報を送受信するための通信装置によって構成される。通信部11404は、撮像部11402から得た画像信号をRAWデータとして伝送ケーブル11400を介してCCU11201に送信する。
【0296】
また、通信部11404は、CCU11201から、カメラヘッド11102の駆動を制御するための制御信号を受信し、カメラヘッド制御部11405に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに/又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
【0297】
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてCCU11201の制御部11413によって自動的に設定されてもよい。後者の場合には、いわゆるAE(Auto Exposure)機能、AF(Auto Focus)機能及びAWB(Auto White Balance)機能が内視鏡11100に搭載されていることになる。
【0298】
カメラヘッド制御部11405は、通信部11404を介して受信したCCU11201からの制御信号に基づいて、カメラヘッド11102の駆動を制御する。
【0299】
通信部11411は、カメラヘッド11102との間で各種の情報を送受信するための通信装置によって構成される。通信部11411は、カメラヘッド11102から、伝送ケーブル11400を介して送信される画像信号を受信する。
【0300】
また、通信部11411は、カメラヘッド11102に対して、カメラヘッド11102の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
【0301】
画像処理部11412は、カメラヘッド11102から送信されたRAWデータである画像信号に対して各種の画像処理を施す。
【0302】
制御部11413は、内視鏡11100による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部11413は、カメラヘッド11102の駆動を制御するための制御信号を生成する。
【0303】
また、制御部11413は、画像処理部11412によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置11202に表示させる。この際、制御部11413は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部11413は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具11112の使用時のミスト等を認識することができる。制御部11413は、表示装置11202に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者11131に提示されることにより、術者11131の負担を軽減することや、術者11131が確実に手術を進めることが可能になる。
【0304】
カメラヘッド11102及びCCU11201を接続する伝送ケーブル11400は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
【0305】
ここで、図示する例では、伝送ケーブル11400を用いて有線で通信が行われていたが、カメラヘッド11102とCCU11201との間の通信は無線で行われてもよい。
【0306】
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、カメラヘッド11102や、カメラヘッド11102の撮像部11402に適用され得る。具体的には、例えば、図1の撮像素子12を、撮像部11402に適用することができる。撮像部11402に本開示に係る技術を適用することにより、より詳細かつ高精度な術部画像を得ることができるため、術者が術部を確実に確認することが可能になる。
【0307】
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
【0308】
<移動体への応用例>
また、例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0309】
図41は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0310】
車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図41に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(Interface)12053が図示されている。
【0311】
駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0312】
ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0313】
車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0314】
撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0315】
車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0316】
マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
【0317】
また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0318】
また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0319】
音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図41の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0320】
図42は、撮像部12031の設置位置の例を示す図である。
【0321】
図42では、撮像部12031として、撮像部12101、12102、12103、12104、12105を有する。
【0322】
撮像部12101、12102、12103、12104、12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101及び車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102、12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部12105は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0323】
なお、図42には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112,12113は、それぞれサイドミラーに設けられた撮像部12102,12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上方から見た俯瞰画像が得られる。
【0324】
撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0325】
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化(車両12100に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0326】
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0327】
撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。
【0328】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部12031に適用され得る。具体的には、例えば、図1の撮像装置10を撮像部12031に適用することができる。撮像部12031に本開示に係る技術を適用することにより、例えば、車外の情報をより詳細かつ高精度に取得することができ、自動運転の安全性の向上等を実現することができる。
【0329】
本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【0330】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【0331】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【0332】
なお、本技術は以下のような構成も取ることができる。
(1)
光電変換を行う光電変換部と、
半導体基板を深さ方向に貫通し、前記光電変換部を含む画素の間に形成された貫通トレンチと、
前記貫通トレンチの側壁に、P型領域とN型領域から構成されるPN接合領域と
を備え、
前記貫通トレンチは、一部開口部分を有し、前記開口部分には、前記P型領域が形成されている
撮像素子。
(2)
前記開口部分は、前記画素の四隅のうちの少なくとも1つの隅に形成されている
前記(1)に記載の撮像素子。
(3)
前記開口部分により電気的に導通している複数の画素のうちの少なくとも1つの画素に、電位を固定するためのコンタクト領域が形成されている
前記(1)または(2)に記載の撮像素子。
(4)
前記電気的に導通している画素は、カラーフィルタが緑色とされている画素である
前記(3)に記載の撮像素子。
(5)
前記開口部分の光入射面側には、前記開口部分を覆う遮光膜が形成されている
前記(1)乃至(4)のいずれかに記載の撮像素子。
(6)
前記開口部分には、非貫通なトレンチが形成されている
前記(1)乃至(5)のいずれかに記載の撮像素子。
(7)
前記開口部分の前記P型領域は、非貫通なトレンチに挟まれた領域に形成されている
前記(1)乃至(6)のいずれかに記載の撮像素子。
(8)
前記貫通トレンチは、素子分離領域に形成されている
前記(1)乃至(7)のいずれかに記載の撮像素子。
(9)
前記開口部分には、前記P型領域とアクティブ領域が形成されている
前記(1)乃至(8)のいずれかに記載の撮像素子。
(10)
前記開口部分には、電位を固定するためのコンタクト領域が形成されている
前記(9)に記載の撮像素子。
(11)
前記開口部分は、前記画素の辺に形成されている
前記(1)に記載の撮像素子。
(12)
前記開口部分に形成されている前記貫通トレンチは、T字形状に形成されている
前記(11)に記載の撮像素子。
(13)
前記開口部分に形成されている前記P型領域は、前記開口部分以外のところに形成されている前記P型領域よりも大きく形成されている
前記(11)または(12)に記載の撮像素子。
(14)
前記開口部分に、FD(フローティングディフュージョン)領域が形成されている
前記(11)乃至(13)のいずれかに記載の撮像素子。
(15)
光電変換を行う光電変換部と、
前記光電変換部から転送されてきた電荷を保持する保持部と、
半導体基板を深さ方向に貫通し、前記光電変換部と前記保持部との間に形成された貫通トレンチと、
前記貫通トレンチの側壁に、P型領域とN型領域から構成されるPN接合領域と
を備え、
前記貫通トレンチは、一部開口部分を有し、前記開口部分には、前記光電変換部から電荷を読み出す読み出しゲートが形成されている
撮像素子。
(16)
前記読み出しゲートは、前記光電変換部に対して垂直方向と水平方向に形成されている
前記(15)に記載の撮像素子。
(17)
前記開口部分には、前記P型領域が形成されている
前記(15)または(16)に記載の撮像素子。
(18)
前記開口部分にも貫通トレンチが形成されている
前記(15)乃至(17)のいずれかに記載の撮像素子。
(19)
前記開口部分に形成されている前記P型領域は、前記開口部分以外のところに形成されている前記P型領域よりも大きく形成されている
前記(15)乃至(18)のいずれかに記載の撮像素子。
(20)
前記開口部分により電気的に導通している複数の画素のうちの少なくとも1つの画素に、電位を固定するためのコンタクト領域が形成されている
前記(15)乃至(19)のいずれかに記載の撮像素子。
【符号の説明】
【0333】
10 撮像装置, 11 レンズ群, 12 撮像素子, 13 DSP回路, 14 フレームメモリ, 15 表示部, 16 記録部, 17 操作系, 18 電源系, 19 バスライン, 20 CPU, 31 画素, 33 垂直信号線, 41 画素アレイ部, 42 垂直駆動部, 43 カラム処理部, 44 水平駆動部, 45 システム制御部, 46 画素駆動線, 47 垂直信号線, 48 信号処理部, 49 データ格納部, 50 画素, 70 Si基板, 72 P型領域, 73 平坦化膜, 74 遮光膜, 74’遮光膜, 75 裏面Si界面, 77 アクティブ領域, 79 配線層, 81 縦型トランジスタトレンチ, 82 貫通DTI, 83 P型固相拡散層, 84 N型固相拡散層, 85 側壁膜, 86 充填材, 90 転送トランジスタ, 91 FD拡散層, 92 リセットトランジスタ, 93 増幅トランジスタ, 94 選択トランジスタ, 95 変換効率切替トランジスタ, 96 GNDコンタクト領域, 121 非貫通DTI, 311 メモリ, 313 読み出しゲート, 314 縦型トランジスタトレンチ, 315 転送ゲート, 316 書き込みゲート, 318 FD拡散層, 382 トレンチ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】