(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】2021005687
(43)【公開日】20210114
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 23/12 20060101AFI20201211BHJP
   H01L 21/60 20060101ALI20201211BHJP
【FI】
   !H01L23/12 Q
   !H01L23/12 F
   !H01L23/12 501B
   !H01L21/60 311Q
【審査請求】未請求
【請求項の数】22
【出願形態】OL
【全頁数】29
(21)【出願番号】2019120264
(22)【出願日】20190627
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
【住所又は居所】京都府京都市右京区西院溝崎町21番地
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(72)【発明者】
【氏名】西村 勇
【住所又は居所】京都市右京区西院溝崎町21番地 ローム株式会社内
(72)【発明者】
【氏名】竹田 裕史
【住所又は居所】京都市右京区西院溝崎町21番地 ローム株式会社内
(72)【発明者】
【氏名】▲柳▼田 秀彰
【住所又は居所】京都市右京区西院溝崎町21番地 ローム株式会社内
(72)【発明者】
【氏名】林 太郎
【住所又は居所】京都市右京区西院溝崎町21番地 ローム株式会社内
(72)【発明者】
【氏名】坂本 夏希
【住所又は居所】京都市右京区西院溝崎町21番地 ローム株式会社内
【テーマコード(参考)】
5F044
【Fターム(参考)】
5F044KK02
5F044LL01
5F044QQ03
5F044QQ04
5F044QQ05
5F044QQ08
5F044RR17
5F044RR18
5F044RR19
(57)【要約】
【課題】はんだの流れ出しを抑制可能とした半導体装置を提供すること。
【解決手段】半導体装置A10は、基板主面101を有する基板10と、基板主面101に形成された配線部20とを有する。配線部20は、基板10の基板主面101に形成された導電層32と、導電層32の上面321に設けられ、酸化膜が形成される第1めっき層33とを有する。配線部20の上には、半導体素子50を実装するための接合部40が形成されている。接合部40は、導電層32に積層された第2めっき層41と、第2めっき層41に積層されたはんだ層44とを有する。半導体素子50は、接合部40のはんだ層44及び第2めっき層41を介して、配線部20に接続される。
【選択図】図3
【特許請求の範囲】
【請求項1】
主面を有する基板と、
前記主面に形成された第1導電層と、前記第1導電層の上に設けられ、酸化膜が形成される第1めっき層と、を有する配線部と、
素子実装面と、前記素子実装面に形成された素子電極とを有する半導体素子と、
前記第1めっき層と同じ材料からなり前記第1導電層に積層された第2めっき層と、前記第2めっき層に積層され前記素子電極が接合されたはんだ層とを有する接合部と、
前記半導体素子を覆う封止樹脂と、
を備えた半導体装置。
【請求項2】
前記第1めっき層は、前記第1導電層の上面を露出する開口を有し、
前記第2めっき層は、少なくとも前記開口内に充填されて前記第1めっき層と接続される、
請求項1に記載の半導体装置。
【請求項3】
前記開口の内壁面は、前記第1めっき層の内部に向かう凹状に形成されている、
請求項2に記載の半導体装置。
【請求項4】
前記開口の内壁面は、前記第1めっき層の上面側よりも前記第1めっき層の下面側が小さい、
請求項2又は請求項3に記載の半導体装置。
【請求項5】
前記第2めっき層は、前記開口内に設けられるとともに、前記第1めっき層の上面から突出している、
請求項2から請求項4のいずれか一項に記載の半導体装置。
【請求項6】
前記第2めっき層は、前記開口に充填された充填部と、前記第1めっき層の上面よりも突出する突出部とを有する、
請求項2から請求項4のいずれか一項に記載の半導体装置。
【請求項7】
前記主面と垂直な厚さ方向から視て、前記充填部は前記突出部よりも大きい、
請求項6に記載の半導体装置。
【請求項8】
前記主面と垂直な厚さ方向から視て、前記第1めっき層の開口は、前記第2めっき層の前記突出部よりも大きい、
請求項6に記載の半導体装置。
【請求項9】
前記充填部の上面は、前記第1めっき層の上面と面一である、
請求項6から請求項8の何れか一項に記載の半導体装置。
【請求項10】
主面を有する基板と、
前記主面に形成された第1導電層と、前記第1導電層の上面に設けられ、酸化膜が形成される第1めっき層と、前記第1めっき層の上面に設けられた第2導電層と、を有する配線部と、
素子実装面と、前記素子実装面に形成された素子電極とを有する半導体素子と、
前記第2導電層に積層された第2めっき層と、前記第2めっき層に積層され前記素子電極が接合されたはんだ層とを有する接合部と、
前記半導体素子を覆う封止樹脂と、
を備えた半導体装置。
【請求項11】
前記第2導電層の側面は、前記第2導電層の内部に向かう凹状に形成されている、
請求項10に記載の半導体装置。
【請求項12】
前記基板は、前記主面と反対側を向く裏面と前記主面との間まで前記基板を貫通した貫通孔を有し、
前記配線部は、前記第1導電層及び前記第1めっき層を含む主面配線と、前記貫通孔に設けられ、前記主面配線に接続された貫通配線と、を有する、
請求項1から請求項11のいずれか一項に記載の半導体装置。
【請求項13】
前記貫通配線は、前記基板から露出する露出面を有し、
前記半導体装置は、前記貫通配線の前記露出面を覆う外部導電膜をさらに有する、
請求項12に記載の半導体装置。
【請求項14】
前記封止樹脂は、前記配線部の上面から前記封止樹脂の上面まで貫通する貫通孔を有し、
前記配線部は、前記第1導電層及び前記第1めっき層を含む主面配線と、前記貫通孔に設けられ、前記主面配線に接続された貫通配線と、を有する、
請求項1から請求項11のいずれか一項に記載の半導体装置。
【請求項15】
前記貫通配線は、前記封止樹脂から露出する露出面を有し、
前記半導体装置は、前記貫通配線の前記露出面を覆う外部導電膜をさらに有する、
請求項14に記載の半導体装置。
【請求項16】
前記基板は、樹脂から構成される、
請求項12から請求項15のいずれか一項に記載の半導体装置。
【請求項17】
前記基板は、半導体材料からなり、
前記主面と前記第1導電層との間に介在する第1絶縁層と、
前記貫通孔の内壁と前記貫通配線との間に介在する第2絶縁層と
を備えた、
請求項12または請求項13に記載の半導体装置。
【請求項18】
前記貫通配線は、前記第1導電層を向く上面を有し、前記上面は、前記貫通配線の内側に向かう凹状である、
請求項17に記載の半導体装置。
【請求項19】
前記第1導電層は、Cuよりなり、
前記第1めっき層及び前記第2めっき層は、Niよりなる、
請求項1から請求項18のいずれか一項に記載の半導体装置。
【請求項20】
前記第2導電層は、Cuよりなる、
請求項10又は請求項11に記載の半導体装置。
【請求項21】
前記第1導電層の下面に形成された金属層を備えた、
請求項1から請求項20のいずれか一項に記載の半導体装置。
【請求項22】
前記金属層はTiを含む、
請求項21に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置に関するものである。
【背景技術】
【0002】
従来、抵抗や半導体チップ等の素子を含む電子部品は、素子が搭載された基板と、素子を覆う封止樹脂とを含む。例えば、特許文献1には、一面に外部接続端子を備え、他面に半導体チップが搭載された配線体と、半導体チップを封止するように配線体の他面に形成された封止樹脂とを含む半導体装置が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2013−197263号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、半導体チップは、リフロー処理によって配線体の導電層にはんだ付けされる。導電層には、Cu(銅)が用いられる。このため、リフロー処理時の加熱によって液相状態になったはんだが導電層に沿って流れ出すことがある。その結果、はんだの厚みにばらつきが生じ、半導体チップが傾くおそれがある。また、はんだが意図せぬ方向に流れ出すことにより、短絡不良の問題が生じるおそれがある。
【0005】
本開示の目的は、はんだの流れ出しを抑制可能とした半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
本開示の一態様である半導体装置は、主面を有する基板と、前記主面に形成された第1導電層と、前記第1導電層の上に設けられ、酸化膜が形成される第1めっき層と、を有する配線部と、素子実装面と、前記素子実装面に形成された素子電極とを有する半導体素子と、前記第1導電層に積層された第2めっき層と、前記第2めっき層に積層され前記素子電極が接合されたはんだ層とを有する接合部と、前記半導体素子を覆う封止樹脂と、を備えた。
【0007】
この構成によれば、酸化膜が形成される第1めっき層と、第1導電層に積層された第2めっき層とにより、半導体素子を実装する際のリフロー処理によるはんだ層の流れ出しを抑制できる。
【0008】
また、本開示の別の一態様である半導体装置は、主面を有する基板と、前記主面に形成された第1導電層と、前記第1導電層の上面に設けられ、酸化膜が形成される第1めっき層と、前記第1めっき層の上面に設けられた第2導電層と、を有する配線部と、素子実装面と、前記素子実装面に形成された素子電極とを有する半導体素子と、前記第2導電層に積層された第2めっき層と、前記第2めっき層に積層され前記素子電極が接合されたはんだ層とを有する接合部と、前記半導体素子を覆う封止樹脂と、を備えた。
【0009】
この構成によれば、酸化膜が形成される第1めっき層と、第1導電層に積層された第2めっき層とにより、半導体素子を実装する際のリフロー処理によるはんだ層の流れ出しを抑制できる。
【発明の効果】
【0010】
本開示の一態様である半導体装置によれば、はんだの流れ出しを抑制可能とした半導体装置を提供できる。
【図面の簡単な説明】
【0011】
【図1】第1実施形態の半導体装置を示す概略断面図。
【図2】第1実施形態の半導体装置を示す概略平面図。
【図3】第1実施形態の半導体装置の一部拡大断面図。
【図4】第1実施形態の半導体装置の製造工程を説明するための概略断面図。
【図5】第1実施形態の半導体装置の製造工程を説明するための概略断面図。
【図6】第1実施形態の半導体装置の製造工程を説明するための概略断面図。
【図7】第1実施形態の半導体装置の製造工程を説明するための概略断面図。
【図8】第1実施形態の半導体装置の製造工程を説明するための概略断面図。
【図9】第1実施形態の半導体装置の製造工程を説明するための概略断面図。
【図10】第1実施形態の半導体装置の製造工程を説明するための概略断面図。
【図11】第1実施形態の半導体装置の製造工程を説明するための概略断面図。
【図12】第1実施形態の接合部の製造工程を説明するための概略断面図。
【図13】第1実施形態の接合部の製造工程を説明するための概略断面図。
【図14】第1実施形態の接合部の製造工程を説明するための概略断面図。
【図15】第1実施形態の接合部の製造工程を説明するための概略断面図。
【図16】第1実施形態の変更例の半導体装置を示す概略断面図。
【図17】第1実施形態の変更例の半導体装置を示す概略断面図。
【図18】第1実施形態の変更例の半導体装置を示す概略断面図。
【図19】第2実施形態の半導体装置を示す概略断面図。
【図20】第2実施形態の半導体装置を示す概略平面図。
【図21】第2実施形態の半導体装置の一部拡大概略断面図。
【図22】第2実施形態の接合部の製造工程を説明するための概略断面図。
【図23】第2実施形態の接合部の製造工程を説明するための概略断面図。
【図24】第2実施形態の接合部の製造工程を説明するための概略断面図。
【図25】第2実施形態の接合部の製造工程を説明するための概略断面図。
【図26】第3実施形態の半導体装置を示す概略断面図。
【図27】第3実施形態の半導体装置を示す概略平面図。
【図28】第3実施形態の半導体装置の製造工程を説明するための概略断面図。
【図29】第3実施形態の半導体装置の製造工程を説明するための概略断面図。
【図30】第3実施形態の半導体装置の製造工程を説明するための概略断面図。
【図31】第3実施形態の半導体装置の製造工程を説明するための概略断面図。
【図32】第3実施形態の半導体装置の製造工程を説明するための概略断面図。
【図33】第3実施形態の半導体装置の製造工程を説明するための概略断面図。
【図34】第3実施形態の半導体装置の製造工程を説明するための概略断面図。
【図35】第3実施形態の半導体装置の製造工程を説明するための概略断面図。
【図36】変更例の半導体装置の接合部を示す概略断面図。
【発明を実施するための形態】
【0012】
以下、実施形態及び変形例について図面を参照して説明する。以下に示す実施形態及び変形例は、技術的思想を具体化するための構成や方法を例示するものであって、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の各実施形態及び変形例は、種々の変更を加えることができる。また、以下の実施形態及び変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
【0013】
(第1実施形態)
以下、第1実施形態の半導体装置A10を説明する。
図1及び図2に示すように、半導体装置A10は、基板10、配線部20、接合部40、半導体素子50、封止樹脂60、外部導電膜70を備えている。配線部20は、主面配線21と貫通配線22とを含む。
【0014】
図1は、第1実施形態の半導体装置A10の断面図である。図2は、半導体装置A10を基板10の側から視た概略平面図である。なお、理解の便宜上、図2において、基板10及び封止樹脂60を透過し、内設される各部材の位置関係を示すように、各部材を破線にて示している。図3は、半導体装置A10の一部拡大断面図であり、配線部20、接合部40、及び半導体素子50の一部を示す。
【0015】
これらの図に示す半導体装置A10は、様々な電子機器の回路基板に表面実装される装置である。ここで、説明の便宜上、基板10の厚さ方向を厚さ方向zと呼ぶ。また、厚さ方向zに対して直交する半導体装置A10の1つの辺に沿った方向(平面図の左右方向)を第1方向xと呼ぶ。また、基板10の厚さ方向zおよび第1方向xの双方に対して直交する方向(平面図の上下方向)を第2方向yと呼ぶ。半導体装置A10は、図2に示すように、厚さ方向z視において、矩形状である。
【0016】
基板10は、半導体素子50を搭載し、半導体装置A10の基礎となる支持部材である。厚さ方向zから視た基板10の形状は、図2に示すように、長辺が第1方向xに沿った矩形状である。
【0017】
基板10は、基板主面101、基板裏面102、複数の基板側面103を有している。基板主面101と基板裏面102は、厚さ方向zにおいて互いに反対側を向く。基板主面101は平坦である。基板裏面102は平坦である。各基板側面103は、基板主面101と基板裏面102との間に挟まれている。基板側面103は、第1方向xと第2方向yのいずれか一方を向く。各基板側面103は平坦である。各基板側面103は、基板主面101及び基板裏面102に対して交差、第1実施形態では直交している。
【0018】
基板10は、例えば電気絶縁性を有する材料からなる。この材料としては、例えば、エポキシ樹脂等を主剤とした合成樹脂、セラミックス、ガラス、等を用いることができる。基板10は、厚さ方向zにおいて、基板主面101から基板裏面102まで基板10を貫通する複数の貫通孔105を有している。第1実施形態において、基板10は、4つの貫通孔105を有している。各貫通孔105は、基板10の4つの角の近辺にそれぞれ設けられている。貫通孔105は、厚さ方向zから視て、例えば矩形状である。なお、貫通孔105の形状は、円形状であってもよいし、多角形状であってもよい。
【0019】
配線部20は、複数の主面配線21と複数の貫通配線22とを含む。
各貫通配線22は、各貫通孔105に配設されている。各貫通配線22は、上面221、下面222、複数の側面223を有している。上面221及び下面222は、厚さ方向zにおいて互いに反対側を向く。各側面223は、上面221と下面222とに挟まれている。第1実施形態において、貫通配線22の上面221は、基板10の基板主面101と面一である。また、第1実施形態において、貫通配線22の下面222は、基板10の基板裏面102と面一である。この下面222は、基板10の基板裏面102から露出する露出面である。なお、貫通配線22の上面221及び下面222の少なくとも一方が基板10の基板主面101及び基板裏面102と面一ではないようにしてもよい。また、貫通配線22の側面223は、貫通孔105の内壁面106と接している。貫通配線22は、電気導電性を有する材料からなる。貫通配線22の材料としては、例えばCu、Cu合金、等を用いることができる。
【0020】
主面配線21は、基板10の基板主面101に形成されている。主面配線21は、電気導電性を有する材料からなり、貫通配線22と電気的に接続されている。主面配線21は、上面211、下面212、側面213を有している。主面配線21の上面211は、基板10の基板主面101と同じ方向を向く。主面配線21の下面212は、基板10の基板裏面102と同じ方向を向き、基板10の基板主面101と対向している。主面配線21の側面213は、基板10の基板側面103と同じ方向を向く。また、主面配線21の側面213は、主面配線21の上面211、下面212と交差する。
【0021】
図3に示すように、主面配線21は、金属層31、導電層32、第1めっき層33を備えている。金属層31、導電層32、第1めっき層33は、この順番で基板10の基板主面101に積層されている。第1めっき層33の厚さは、例えば1μm以上3μm以下である。
【0022】
金属層31は、例えば基板10の基板主面101、及び図1に示す貫通配線22の上面221に接するTi(チタン)層と、Ti層に接するCu層からなる。金属層31は、導電層32を形成するシード層として形成される。金属層31は、厚さ方向zにおいて互いに反対側を向く上面311及び下面312を有している。
【0023】
導電層32は、金属層31の上面311に形成されている。導電層32は、Cu,Cu合金からなる。導電層32は、厚さ方向zにおいて互いに反対側を向く上面321及び下面322を有している。
【0024】
第1めっき層33は、導電層32の上面321に形成されている。第1めっき層33は、導電層32の上面321全体を覆うように形成されている。第1めっき層33は、酸化膜が形成されるめっき層(第1めっき層)である。第1めっき層33は、例えばNiからなる。第1めっき層33は、厚さ方向zにおいて互いに反対側を向く上面331及び下面332を有している。
【0025】
第1めっき層33の上面331は、導電層32の上面321と同じ方向を向く。第1めっき層33は、導電層32の上面321の一部を露出する開口333を有している。開口333は、厚さ方向zから見て、導電層32の上面321を半導体素子50の実装用電極55よりも大きく露出するように形成されている。
【0026】
第1めっき層33は、開口333による内壁面334を有している。内壁面334は、開口333の内側から、第1めっき層33の内部にむかって凹むように湾曲した曲面である。また、内壁面334は、第1めっき層33の上面331の開口幅と比べて、第1めっき層33の下面332の開口幅が小さく形成されている。第1めっき層33において、上面331には、酸化膜が形成されている場合があり、内壁面334には酸化膜は形成されていない。
【0027】
図1及び図3に示すように、接合部40は、主面配線21の上に形成されている。接合部40は、配線部20に導通する。接合部40は、半導体素子50を配線部20に接合するものである。接合部40は、第2めっき層41とはんだ層44とを含む。第2めっき層41とはんだ層44は、この順番で、配線部20の主面配線21の上に積層されている。第2めっき層41は、Ni(ニッケル)からなる。はんだ層44は、Sn(すず)、Snを含む合金からなる。この合金は、例えばSn−Ag(銀)系合金、Sn−Sb(アンチモン)系合金、等である。
【0028】
図3に示すように、第2めっき層41は、配線部20を構成する導電層32の上面321に形成されている。第2めっき層41は、上面411及び下面412を有している。上面411は、導電層32の上面321と同じ方向を向く。下面412は、導電層32の上面321と対向する。第2めっき層41の下面412は、導電層32の上面321と接している。第2めっき層41の厚さは、例えば3μm以上5μm以下である。第2めっき層41は、Niからなる。つまり、第2めっき層41は、第1めっき層33と同じ導電性の金属材料からなる。
【0029】
第2めっき層41は、充填部42と突出部43とを有している。充填部42は、第1めっき層33の開口333に充填されためっき金属からなる。充填部42の上面421は、第1めっき層33の上面331と面一である。充填部42の下面は、第2めっき層41の下面412であり、導電層32の上面321と接する。充填部42の側面423は、第1めっき層33の開口333の内壁面334と接している。つまり、側面423は、外側に向かって凸となる曲面である。第1めっき層33の内壁面334と第2めっき層41の充填部42の側面423は、第1めっき層33と第2めっき層41との間の界面となる。
【0030】
突出部43は、充填部42の上面421から、厚さ方向z方向に向かって延びるように形成されている。突出部43は、第1めっき層33の上面331よりも厚さ方向z方向に突出する。そして、突出部43は、厚さ方向zから視て、充填部42よりも小さい。言い換えると、充填部42は、厚さ方向zから視て突出部43よりも大きい。
【0031】
はんだ層44は、第2めっき層41の上面411に形成されている。はんだ層44は、上面441、下面442、及び側面443を有している。はんだ層44の上面441は、第2めっき層41の上面411と同じ方向を向く。はんだ層44の下面442は、第2めっき層41の上面411と対向し、その上面411と接している。はんだ層44は、第2めっき層41の突出部43と重なっている。
【0032】
図2に示すように、半導体素子50は、厚さ方向zから見て矩形状である。図1に示すように、半導体素子50は、厚さ方向zにおいて互い反対側を向く素子主面501及び素子裏面502、厚さ方向zに延びる素子側面503を有している。素子側面503は、素子主面501及び素子裏面502と交差している。素子主面501は、基板10の基板主面101と対向している。素子裏面502は、基板10の基板主面101と同じ方向を向く。
【0033】
半導体素子50は、例えばLSI(Large Scale Integration)などの集積回路(IC)である。また、半導体素子50は、LDO(Low Drop Out)などの電圧制御用素子や、オペアンプなどの増幅用素子、ダイオードや各種のセンサなどのディスクリート半導体素子であってもよい。素子主面501は、半導体素子50の機能のための構成部材が形成される面である。半導体素子50は、素子主面501の側に、実装のための実装用電極55を有している。実装用電極55は、接合部40のはんだ層44により基板10に搭載されている。つまり、半導体素子50は、素子主面501を基板10に向けて実装される。従って、素子主面501は、半導体素子50を実装するための素子実装面と言える。
【0034】
図3に示すように、半導体素子50は、素子基板51、電極パッド52、絶縁膜53、保護膜54、実装用電極55を有している。電極パッド52は、例えばAl(アルミニウム)からなる。絶縁膜53は、素子基板51の表面を覆うとともに、電極パッド52の周縁部を覆う。絶縁膜53は、例えばSiNからなる。保護膜54は、絶縁膜53の表面及び電極パッド52の一部を覆い、電極パッド52の表面の一部を接続端子として露出する。保護膜54は、例えばポリイミド樹脂からなる。
【0035】
実装用電極55は、電極パッド52の露出する部分である接続端子に接続されている。実装用電極55は、金属層56、導電層57、バリア層58を備えている。
金属層56は、電極パッド52の露出する部分と、電極パッド52を露出する保護膜54の開口の端部を覆うように形成されている。金属層56は、例えばTi/Cuからなり、導電層32を形成するシード層として形成される。
【0036】
導電層57は、金属層56の下面を覆うように形成されている。導電層32は、例えばCU,Cu合金からなる。
バリア層58は、導電層57の下面を覆うように形成されている。バリア層58は、Ni、Niを含む合金、Niを含む複数の金属層からなる。バリア層58としては、例えばNi,Pd,Au、これらの2つ以上の金属を含む合金、等を用いることができる。バリア層58の下面は、実装用電極55の下面であり、半導体素子50の接続面である。この接続面は、接合部40のはんだ層44の上面441と対向し、その上面に接している。半導体素子50の実装用電極55は、接合部40に接続され、これにより、半導体素子50が基板10に実装される。
【0037】
図1に示すように、封止樹脂60は、基板10の基板主面101と接し、半導体素子50を覆うように形成されている。詳述すると、封止樹脂60は、半導体素子50の素子主面501、素子裏面502、及び素子側面503を覆う。さらに、第1実施形態において、封止樹脂60は、主面配線21、及び接合部40を覆う。
【0038】
封止樹脂60は、厚さ方向zから視て、基板10と重なっている。封止樹脂60は、基板10の基板主面101と同じ方向を向く樹脂上面601、基板側面103と同じ方向を向く樹脂側面603を有している。
【0039】
封止樹脂60は、例えば電気絶縁性を有する樹脂からなる。この樹脂としては、例えばエポキシ樹脂を主剤とした合成樹脂を用いることができる。また、封止樹脂60は、例えば黒色に着色されている。
【0040】
外部導電膜70は、基板10の基板裏面102に形成されている。外部導電膜70は、貫通配線22の下面222を覆うように形成されている。外部導電膜70は、半導体装置A10の外部接続端子となる。外部導電膜70は、例えば互いに積層された複数の金属層から構成される。金属層としては、例えば、Ni層、Pd(パラジウム)層、及びAu(金)層である。なお、外部導電膜70の材料は限定されないが、例えばNi層及びAu層が積層されて構成されてもよいし、Snであってもよい。
【0041】
(製造工程)
次に、第1実施形態の半導体装置A10の製造方法の一例を説明する。
図4から図11は、第1実施形態の半導体装置A10の製造工程を説明するための断面図である。なお、図4から図11は、1つの半導体装置A10にかかる部分を示している。図4から図11において、2本の破線は、1つの半導体装置A10となる範囲を示す。これらの図において示される各方向の定義は、図1及び図2にて示される方向の定義と同一である。
【0042】
先ず、半導体装置A10の製造工程を説明し、接合部40の製造工程を説明する。
図4に示すように、支持基板800を用意する。支持基板800は、例えばSiの単結晶材料からなる。なお、支持基板800として、エポキシ樹脂等の合成樹脂材料からなる基板を用いてもよい。支持基板800の上面801に、端子ピラー822を形成する。端子ピラー822は、例えばCu,Cu合金からなる。
【0043】
端子ピラー822は、例えば、シード層を形成する工程と、シード層に対してフォトリソグラフィによりマスクを形成する工程と、シード層に接する端子ピラー822を形成する工程とを含む。例えばスパッタリング法により、支持基板800の上面にシード層を形成する。次いで、例えば感光性を有するレジスト層にてシード層を覆い、そのレジスト層を露光・現像し、開口を有するマスクを形成する。次に、シード層を導電経路とした電解めっき法によりマスクから露出したシード層の表面にめっき金属を析出させて端子ピラー822を形成する。端子ピラー822の形成後、マスクを除去する。なお、Cuの柱状材により端子ピラー822を形成してもよい。
【0044】
図5に示すように、支持基板800の上面801に接し、端子ピラー822を覆う基材810を形成する。基材810は、端子ピラー822の上面を覆うように形成される。この基材810の材料としては、図1に示す基板10を構成する材料を用いることができる。本実施形態において、基材810の材料としては、エポキシ樹脂等を主剤とした合成樹脂を用いることができる。
【0045】
図6に示すように、基材810及び端子ピラー822の一部を研削し、基材810の上面811において露出する貫通配線22、及び貫通配線22の上面221を形成する。基材810は、図1に示す基板10となるものである。基材810の研削において、基材810を基板10と同じ厚さとする。
【0046】
図7に示すように、基材810の上面811、及び貫通配線22の上面221に主面配線21を形成する。次に、主面配線21の上に接合部40を形成する。
図3に示すように、主面配線21は、金属層31と導電層32と第1めっき層33とを含む。主面配線21は、金属層31を形成する工程と、金属層31に対してフォトリソグラフィによりマスクを形成する工程と、金属層31に接する導電層32を形成する工程と、金属層31に接する導電層32を形成する工程と、導電層32の上面321の第1めっき層33を形成する工程を含む。
【0047】
先ず、例えばスパッタリング法により金属層31を形成する。例えばTi層とCu層を含む金属層31は、基材810の上面811及び貫通配線22の上面221にTi層を形成し、そのTi層に接するCu層を形成する。次い、例えば感光性を有するレジスト層にて金属層31を覆い、そのレジスト層を露光・現像し、開口を有するマスクを形成する。次に、例えば金属層31を導電経路とした電解めっき法によりマスクから露出した金属層31の表面にめっき金属を析出させて導電層32を形成する。次に、例えば電解めっき法によりマスクから露出した導電層32にめっき金属を析出させて第1めっき層33を形成する。これらの工程により、主面配線21を形成する。主面配線21の形成後、マスクを除去する。このように形成された主面配線21と貫通配線22とにより、図1に示す配線部20が構成される。
【0048】
次に、接合部40を形成する。図3に示すように、接合部40は、第2めっき層41と導電層32とを含む。先ず、主面配線21の上に第2めっき層41を形成し、その第2めっき層41の上に導電層32を形成する。接合部40の形成の詳細については後述する。
【0049】
図8に示すように、半導体素子50を搭載する。半導体素子50の搭載は、フリップチップボンディング(FCB:Flip Chip Bonding)により行う。例えば、接合部40の部分または基板10の全面にフラックスを塗布した後、例えばフリップチップボンダを用いて半導体素子50を接合部40の上に載置する。これにより、半導体素子50は、接合部40に仮付けされる。その後、リフローにより接合部40のはんだ層44を液相状態とした後、冷却によりはんだ層44を固化させることによって、接合部40に半導体素子50が接続される。
【0050】
図9に示すように、基材810の上面811と半導体素子50を覆う樹脂層860を形成する。樹脂層860は、図1に示す封止樹脂60となる部材である。樹脂層860は、例えばエポキシ樹脂を主材とした合成樹脂である。例えば、トランスファ成型により、樹脂層860を形成する。
【0051】
図10に示すように、図9に示す支持基板800を除去する。なお、図10は、図9に対して上下を反転して示している。例えば、研削により支持基板800を除去する。なお、基材810を図1に示す基板10よりも厚くしておき、支持基板800の研削工程において、支持基板800を研削した後に基材810及び端子ピラー822を研削して基材810の厚さを基板10の厚さと等しくするようにしてもよい。また、予め剥離膜を形成し、剥離法によって支持基板800を除去する方法を用いることもできる。
【0052】
次に、基材810から露出する貫通配線22の面(図1に示す下面222)に外部導電膜70を形成する。外部導電膜70は、例えば、めっき金属からなる。例えば、無電解めっきにより、めっき金属、例えばNiとPdとAuとをこの順番で析出させることで、外部導電膜70を形成する。なお、外部導電膜70の構造、形成方法は限定されない。
【0053】
図11に示すように、樹脂層860の下面にダイシングテープDTを貼付し、基材810及び樹脂層860を切断し、半導体素子50を1つの単位とした個片に分割する。分割にあたっては、図10に示す切断線に沿って例えばダイシングブレードにより基材810の側からダイシングテープDTまで切り込み、基材810と樹脂層860とを切断する。当該個片は、基板10と封止樹脂60とを含む半導体装置A10である。
【0054】
以上の工程により、半導体装置A10を製造できる。
次に、主面配線21の上に接合部40を形成する工程の一例を、図12から図15に従って説明する。
【0055】
図12から図15は、接合部40の製造工程の一例を説明するための断面図である。
図12に示すように、主面配線21は、基板10となる基材810の上面811に積層された金属層31、導電層32、第1めっき層33からなる。基材810の上面811に、金属層31、第1導電層32、第1めっき層33、第2導電層34をこの順番で積層する。先ず、金属層31を、例えばスパッタリング法により形成する。金属層31が互いに積層されたTi層及びCu層からなる場合、先ず基材810の上面811に接するTi層を形成した後、このTi層に接するCu層を形成する。次いで、導電層32を、例えば電解めっき法により形成する。電解めっき法において、金属層31を導電経路とし、金属層31をシード層として金属層31の上面311にめっき金属としてCuを析出させて導電層32を形成する。シード層とする金属層31の上面311に、図示しないレジストマスクを形成することにより、主面配線21となる部分のみに、導電層32及び次の第1めっき層33を形成することができる。次に、第1めっき層33を、例えば電解めっき法により形成する。電解めっき法において、金属層31及び導電層32を導電経路とし、導電層32をシード層として導電層32の上面321にめっき金属としてNiを析出させて第1めっき層33を形成する。上述のレジストマスクを除去した後、露出する金属層31を例えばエッチングにより除去することによって、金属層31と導電層32と第1めっき層33とからなる主面配線21が得られる。
【0056】
図13に示すように、第1めっき層33の上面331に、マスクM10を形成する。マスクM10は、例えば感光性のレジスト層を用いたフォトリソグラフィにより形成される。第1めっき層33の上面331に感光性のレジスト層を形成する。レジスト層は、液状のフォトレジストを例えばスプレー塗布することによい形成される。なお、フィルム状のフォトレジストを用いてもよい。レジスト層に対して、露光・現像を行うことにより、所望の位置に開口M11を有するマスクM10を形成する。
【0057】
図14に示すように、マスクM10の開口M11から露出する第1めっき層33の一部を除去し、導電層32の上面321を露出させる。エッチングにより、マスクM10の開口M11から露出する第1めっき層33を除去する。エッチングは、例えばウェットエッチングである。ウェットエッチングにおいて、Niを含む第1めっき層33に対するエッチング液を用る。このエッチングでは、第1めっき層33に対してエッチングが等方的に進行し、マスクM10により覆われた部分が、マスクM10の開口M11から内側に向かってエッチングされる。そして、このエッチングにより第1めっき層33に開口333が形成されるとともに、開口333において形成される内壁面334は、第1めっき層33の内部に向かって凹む湾曲した面となる。また、第1めっき層33の上面331から等方的にエッチングが進行するため、内壁面334は、第1めっき層33の上面331に対して、第1めっき層33の下面332の側の径が小さくなる。
【0058】
図15に示すように、第2めっき層41とはんだ層44とを形成する。第2めっき層41は、例えば電解めっき法により形成できる。主面配線21を導電経路とした電解めっき法により、マスクM10から露出した導電層32の上面321及び第1めっき層33の内壁面334にめっき金属としてNiを析出させ、第2めっき層41を形成する。このように形成される第2めっき層41の結晶状態は、第1めっき層33の結晶状態に対して不連続となる。次に、電解めっき法により、マスクM10から露出した第2めっき層41の上面411に、めっき金属としてSnを含む合金を析出させることにより、はんだ層44を形成する。そして、マスクM10を除去する。
【0059】
(作用)
次に、第1実施形態の半導体装置A10の作用を説明する。
半導体装置A10は、基板主面101を有する基板10と、基板主面101に形成された配線部20とを有する。配線部20は、基板10の基板主面101に形成された導電層32と、導電層32の上面321に設けられ、酸化膜が形成される第1めっき層33とを有する。配線部20の上には、半導体素子50を実装するための接合部40が形成されている。接合部40は、導電層32に積層された第2めっき層41と、第2めっき層41に積層されたはんだ層44とを有する。半導体素子50は、接合部40のはんだ層44及び第2めっき層41を介して、配線部20に接続される。
【0060】
接合部40に含まれるはんだ層44は、半導体素子50を基板10に実装する際に、リフロー処理における加熱によって液相状態となり、流動性が高くなる。配線部20の第1めっき層33と接合部40の第2めっき層41は同じ材料からなり、酸化膜が形成される。液相状態のはんだ層44は、第1めっき層33と第2めっき層41とに形成される酸化膜に対して濡れ難い。したがって、はんだ層44がリフロー処理の加熱によって液相状態となっても、第2めっき層41の上に留まる。このように、はんだ層44の流れ出しを抑制できる。
【0061】
そして、第1実施形態の半導体装置A10において、液相状態のはんだ層44が意図しない方向へ流れ出すことを抑制できるので、短絡不良を抑制できる。
なお、配線部20の上面がCu、Cu合金からなる導電層32の場合、露出する表面に対して自然酸化により形成される酸化膜は、フラックスによって除去される。なお、酸化膜は、フラックスによって完全に除去されなくても薄くなる。これらのように、Cuの表面が露出する配線部では、リフロー処理の加熱によって液相状態となったはんだ層44が第2めっき層41の上から流れ出し易い。
【0062】
複数の接合部により基板に接続された半導体素子を備えた半導体装置では、はんだの流れ出しによって接合部の高さにばらつきが生じる場合がある。このような接合部の高さのばらつきは、基板に対して実装される半導体素子の傾きが生じる要因となる。半導体素子50が例えば発光素子や磁場を検出するホール素子等の場合、半導体素子50の傾きは、半導体装置A10の性能低下や不良品の発生要因となる。
【0063】
これに対し、第1実施形態の半導体装置A10において、配線部20を構成する主面配線21の上面211、つまり第1めっき層33の上面331には、自然酸化によって表面に酸化膜が形成される。Niよりなる第1めっき層33では、上面331に形成された酸化膜は、製造工程において塗布されるフラックスでは除去され難い。したがって、半導体素子50の実装工程においてフラックスを用いても、はんだ層44の流れ出しを抑制できる。
【0064】
そして、複数の接合部40において、各接合部40のはんだ層44が第2めっき層41の上に留まるので、半導体素子50の傾きを抑制できる。このため、半導体装置A10の機能低下を抑制できる。例えば、半導体素子50がホール素子の場合、ホール素子の感磁面が傾くことを抑制でき、磁場の検出低下を抑制できる。また、半導体素子50がLED等の発光素子の場合、照射方向が傾くことを抑制でき、所定方向への出射強度の低下を抑制できる。
【0065】
また、複数の接合部40において、各接合部40のはんだ層44が第2めっき層41の上に留まるので、基板10に対する半導体素子の接続不良を抑制できる。例えば、接合部40において、はんだ層44が流れ出すと、基板10の配線部20と半導体素子50とがはんだ層44によって接続されない虞がある。これに対し、第1実施形態では、はんだ層44の流れ出しが抑制されるため、複数の接合部40により、基板10の配線部20と半導体素子50とが互いに接続され、基板10に対する半導体素子の接続不良を抑制できる。
【0066】
第1実施形態の半導体装置A10に対する第1比較例として、例えば、Cuピラーを第1めっき層33の上面331に形成した半導体装置では、第1めっき層33の上面の酸化膜により、Cuピラーと第1めっき層33との間に十分な密着性が得られない場合がある。このため、Cuピラーを形成するためのレジストマスクの剥離などの工程において、不充分な密着性のCuピラーが第1めっき層33の上面331から脱落する虞がある。
【0067】
これに対し、第1実施形態の半導体装置A10において、第2めっき層41は、第1めっき層33の開口333に充填された充填部42を有している。この充填部42は、第1めっき層33の開口333内において、配線部20の導電層32に接続されている。このため、配線部20と接合部40との間の密着性を向上でき、接合部40の脱落を抑制できる。
【0068】
また、第1実施形態の半導体装置A10に対する第2の比較例として、例えば、第1めっき層33の上面331に第2めっき層41を形成した半導体装置では、第1めっき層33の酸化膜により、第2めっき層に未成長の部分が生じる虞がある。この第2めっき層の未成長部分により、はんだ層44と第1めっき層33との間、つまり半導体素子50と配線部20との間の抵抗値が、高くなる。
【0069】
これに対し、第1実施形態の半導体装置A10では、第2めっき層41は、第1めっき層33の開口333により露出した導電層32の上面321に形成されている。このため、第1めっき層33の開口333内において第2めっき層41を全体的に成長させることができる。このため、第2めっき層41の未成長部分の発生を抑制でき、第2めっき層41の高抵抗化を抑制でき、半導体素子50と配線部20との間の高抵抗化を抑制できる。
【0070】
また、第2の比較例の半導体装置A10では、第1めっき層33の酸化膜により、第1の比較例と同様に、第1めっき層33と第2めっき層41との間に十分な密着性が得られない場合があり、第2めっき層41を含む接合部40が第1めっき層33の上面331から脱落する虞がある。
【0071】
これに対し、第1実施形態の半導体装置A10では、第2めっき層41は、第1めっき層33の開口333により露出した導電層32の上面321に形成されている。つまり、第1めっき層33と導電層32との間、及び第1めっき層33と第2めっき層41の開口333の内壁面334との間に酸化膜が介在しないため、配線部20と接合部40との間の密着性を向上でき、接合部40の脱落を抑制できる。
【0072】
第1実施形態の半導体装置A10において、配線部20は、金属層31、導電層32、及び第1めっき層33を備える。配線部20の上に形成された接合部は、導電層32に接続された第2めっき層41と、第2めっき層41の上のはんだ層44を備える。導電層32はCuを含み、第1めっき層33及び第2めっき層41は、Niよりなる。そして、はんだ層44は、Snを含む。このため、第2めっき層41により、はんだ層44から導電層32へのSnの拡散が抑制される。
【0073】
以上記述したように、第1実施形態によれば、以下の効果を奏する。
(1−1)半導体装置A10は、基板主面101を有する基板10と、基板主面101に形成された配線部20とを有する。配線部20は、基板10の基板主面101に形成された導電層32と、導電層32の上面321に設けられ、酸化膜が形成される第1めっき層33とを有する。配線部20の上には、半導体素子50を実装するための接合部40が形成されている。接合部40は、導電層32に積層された第2めっき層41と、第2めっき層41に積層されたはんだ層44とを有する。半導体素子50は、接合部40のはんだ層44及び第2めっき層41を介して、配線部20に接続される。
【0074】
接合部40に含まれるはんだ層44は、半導体素子50を基板10に実装する際に、リフロー処理における加熱によって液相状態となり、流動性が高くなる。配線部20の第1めっき層33と接合部40の第2めっき層41は同じ材料からなり、酸化膜が形成される。液相状態のはんだ層44は、第1めっき層33と第2めっき層41とに形成される酸化膜に対して濡れ難い。したがって、はんだ層44がリフロー処理の加熱によって液相状態となっても、第2めっき層41の上に留まる。このように、はんだ層44の流れ出しを抑制できる。
【0075】
(1−2)第1実施形態の半導体装置A10において、液相状態のはんだ層44が意図しない方向へ流れ出すことを抑制できるので、短絡不良を抑制できる。
(1−3)複数の接合部40において、各接合部40のはんだ層44が第2めっき層41の上に留まるので、各接合部40の高さにばらつきが生じるのを抑制できる。このため、半導体素子50の傾きを抑制できる。
【0076】
(1−4)複数の接合部40において、各接合部40のはんだ層44が第2めっき層41の上に留まるので、基板10に対する半導体素子50の接続不良を抑制できる。
(1−5)第2めっき層41は、第1めっき層33の開口333に充填された充填部42を有している。この充填部42は、第1めっき層33の開口333内において、配線部20の導電層32に接続されている。このため、配線部20と接合部40との間の密着性を向上でき、接合部40の脱落を抑制できる。
【0077】
(1−6)第1実施形態の半導体装置A10では、第2めっき層41は、第1めっき層33の開口333により露出した導電層32の上面321に形成されている。このため、第1めっき層33の開口333内において第2めっき層41を全体的に成長させることができる。このため、第2めっき層41の未成長部分の発生を抑制でき、第2めっき層41の高抵抗化を抑制でき、半導体素子50と配線部20との間の高抵抗化を抑制できる。
【0078】
(1−7)第1実施形態の半導体装置A10において、配線部20は、金属層31、導電層32、及び第1めっき層33を備える。配線部20の上に形成された接合部は、導電層32に接続された第2めっき層41と、第2めっき層41の上のはんだ層44を備える。導電層32はCuを含み、第1めっき層33及び第2めっき層41は、Niよりなる。そして、はんだ層44は、Snを含む。このため、第2めっき層41により、はんだ層44から導電層32へのSnの拡散が抑制される。
【0079】
(第1実施形態の変更例)
図16に示す半導体装置A11は、基板10、配線部20、接合部40、半導体素子50、封止樹脂60、外部導電膜70を有している。配線部20は、基板10の基板主面101に形成された主面配線21と、基板10を貫通する貫通配線22とを含む。
【0080】
貫通配線22は、基板10の基板側面103まで延びている。つまり、貫通配線22の側面223は、基板10の基板側面103と面一である。また、外部導電膜70は、基板10の基板側面103まで延びている。従って、貫通配線22の下面222は基板10の基板裏面102において露出し、貫通配線22の側面223は基板10の基板側面103において露出している。外部導電膜70は、貫通配線22の下面222を覆うように形成されている。このような半導体装置A11においても、上記第1実施形態と同様の効果を得ることができる。
【0081】
図17に示す半導体装置A12は、基板10、配線部20、接合部40、半導体素子50、封止樹脂60、外部導電膜71を有している。配線部20は、基板10の基板主面101に形成された主面配線21と、基板10を貫通する貫通配線22とを含む。
【0082】
貫通配線22は、基板10の基板側面103まで延びている。つまり、貫通配線22の側面223は、基板10の基板側面103と面一である。従って、貫通配線22の下面222は基板10の基板裏面102において露出し、貫通配線22の側面223は基板10の基板側面103において露出している。
【0083】
外部導電膜71は、基板10から露出する貫通配線22を覆うように形成されている。外部導電膜71は、貫通配線22の下面222を覆う下面側導電膜72と、貫通配線22の側面223を覆う側面側導電膜73とを有している。下面側導電膜72と側面側導電膜73とを有する外部導電膜71は、第1実施形態の外部導電膜70と同様に、半導体装置A10の外部接続端子となる。外部導電膜71は、例えば互いに積層された複数の金属層から構成される。金属層としては、例えば、Ni層、Pd(パラジウム)層、及びAu(金)層である。なお、外部導電膜71の材料は限定されないが、例えばNi層及びAu層が積層されて構成されてもよいし、Snであってもよい。
【0084】
この半導体装置A12では、実装基板に実装した際に、実装基板の接続パッドに外部導電膜71を接続するはんだが下面側導電膜72と接続パッドとの間に介在し、側面側導電膜73にも付着する。つまり、リフロー処理によって液相状態となったはんだは、側面側導電膜73を這い上がり、側面側導電膜73と接続パッドとの間にはんだフィレットを形成する。なお、図16に示す半導体装置A11においてもはんだフィレットが形成されるが、この変更例の半導体装置A12では、はんだフィレットがより容易に形成される。このはんだフィレットにより、はんだの接合面積が増加し、接続強度をより高めることができる。また、はんだフィレットにより外部から半導体装置A12のはんだ付けの状態を確認できる。
【0085】
図18に示す半導体装置A13は、基板11、配線部20、接合部40、半導体素子50、封止樹脂60、外部導電膜70を有している。
基板11は、薄い板状であり、貫通孔は形成されていない。基板11は、基板主面111、基板裏面112、複数の基板側面113を有している。基板主面111及び基板裏面112は、厚さ方向zにおいて、互いに反対側を向く。基板主面111及び基板裏面112は、平坦である。この基板11の材料としては、例えば、エポキシ樹脂等を主剤とした合成樹脂、セラミックス、ガラス、Si等の半導体材料、等を用いることができる。なお、Si等の半導体材料からなる基板11の場合、基板主面111を覆う絶縁層が設けられる。絶縁層は、例えばSiO等の酸化膜、ポリイミド等の樹脂膜が用いられる。
【0086】
配線部20は、主面配線21と貫通配線22とを有している。
主面配線21は、基板11の基板主面111に形成されている。主面配線21の上面211は、基板11の基板主面111と同じ方向を向く。主面配線21の下面212は、基板11の基板裏面112と同じ方向を向き、基板11の基板主面111と対向している。主面配線21の側面213は、基板11の基板側面113と同じ方向を向く。
【0087】
封止樹脂60は、基板11の基板主面111に接し、半導体素子50を覆うように形成されている。封止樹脂60は、封止樹脂60を厚さ方向zにて貫通する複数の貫通孔605を有している。貫通孔605は、封止樹脂60の樹脂上面601から主面配線21の上面211まで延びている。貫通孔605の形状は、厚さ方向zから視て、例えば矩形状である。なお、貫通孔605の形状は、円形状であってもよいし、多角形状であってもよい。
【0088】
貫通配線22は、各貫通孔605に配設されている。貫通配線22は、上面221、下面222、複数の側面223を有している。貫通配線22の上面221は、封止樹脂60の樹脂上面601と面一である。貫通配線22の上面221は、封止樹脂60から露出している。貫通配線22の下面222は、主面配線21の上面211に接している。貫通配線22の側面223は、封止樹脂60の貫通孔605の内壁面606と接している。
【0089】
外部導電膜70は、封止樹脂60の樹脂上面601に形成されている。外部導電膜70は、露出する貫通配線22の上面221を覆うように形成されている。外部導電膜70は、半導体装置A13の外部接続端子となる。
【0090】
この半導体装置A13は、外部導電膜70を実装基板に向けて、つまり半導体素子50の素子主面501を実装基板と反対方向に向けて、半導体装置A13が実装基板に実装される。この半導体装置A13においても、上記第1実施形態と同様の効果を得ることができる。また、この半導体装置A13では、基板11の厚さを第1実施形態の半導体装置A10の基板10よりも薄くできるため、半導体装置A13の小型化を図ることができる。
【0091】
(第2実施形態)
以下、第2実施形態の半導体装置A20を説明する。
なお、第2実施形態において、第1実施形態の半導体装置A10と同一または類似の構成部材については同一の符号を付し、その部材の説明の一部又は全てを省略する。
【0092】
図19及び図20に示すように、半導体装置A20は、基板10、配線部20、接合部40、半導体素子50、封止樹脂60、外部導電膜70を備えている。配線部20は、主面配線23と貫通配線22とを含む。主面配線23は、上面231、下面232、側面233を有している。
【0093】
図19は、第2実施形態の半導体装置A20の断面図である。図20は、半導体装置A20を基板10の側から視た概略平面図である。なお、理解の便宜上、図21において、基板10及び封止樹脂60を透過し、内設される各部材の位置関係を示すように、各部材を破線にて示している。図21は、半導体装置A20の一部拡大断面図であり、主面配線23、接合部40、及び半導体素子50の一部を示す。
【0094】
図21に示すように、主面配線23は、金属層31、第1導電層32、第1めっき層33、第2導電層34を備えている。金属層31、第1導電層32、第1めっき層33、第2導電層34は、この順番で基板10の基板主面101に積層されている。第1めっき層33の厚さは、例えば1μm以上3μm以下である。
【0095】
第2導電層34は、第1めっき層33の上面331に形成されている。第2導電層34は、第1めっき層33の上面331の一部を覆うように形成されている。第2導電層34の形状及び配置位置は、半導体素子50の実装用電極55に対応する。
【0096】
第2導電層34は、上面341、下面342、複数の側面343を有している。上面341と下面342は、厚さ方向zにおいて互いに反対側を向く。複数の側面343は、上面341と下面342とに挟まれている。各側面343は、第1方向xと第2方向yのいずれか一方を向く。各側面343は、第2導電層34の内部に向かう凹状である。
【0097】
接合部40は、第2導電層34の上面341に形成されている。接合部40は、第2めっき層45とはんだ層44とを有している。
第2実施形態の第2めっき層45は、上面451、下面452、複数の側面453を有している。上面451と下面452は、厚さ方向zにおいて互いに反対側を向く。上面451は、第2導電層34の上面341と同じ方向を向く。下面452は、第2導電層34の上面341と対向し、上面341に接している。各側面453は、上面451と下面452とに挟まれている。各側面453は、平坦である。各側面453は、上面451と下面452とに交差する。第2めっき層45と第2導電層34は、厚さ方向zから視て互いに重なり合っている。
【0098】
はんだ層44は、第2めっき層45の上面451に形成されている。はんだ層44は、上面441、下面442、複数の側面443を有している。上面441と下面442は、厚さ方向zにおいて互いに反対側を向く。上面441は、第2めっき層45の上面451と同じ方向を向く。下面442は、第2めっき層45の上面451と対向し、上面451に接する。はんだ層44と第2めっき層45は、厚さ方向zから視て互いに重なり合う。
【0099】
(製造工程)
次に、第2実施形態の接合部40の製造方法の一例を説明する。
なお、第2実施形態において、半導体装置A20を製造する工程のは、第1実施形態の半導体装置A10を製造する工程と概略同じであるため、図面及び説明を省略する。
【0100】
図22から図25は、主面配線23及び接合部40の製造工程を説明するための断面図である。
図22に示すように、基板10となる基材810の上面811に、金属層31、第1導電層32、第1めっき層33、第2導電層34をこの順番で積層する。
【0101】
先ず、金属層31を、例えばスパッタリング法により形成する。金属層31が互いに積層されたTi層及びCu層からなる場合、先ず基材810の上面811に接するTi層を形成した後、このTi層に接するCu層を形成する。
【0102】
次に、第1導電層32を、例えば電解めっき法により形成する。電解めっき法において、金属層31を導電経路とし、金属層31の上面にめっき金属としてCuを析出させて第1導電層32を形成する。
【0103】
次に、第1めっき層33を、例えば電解めっき法により形成する。電解めっき法において、金属層31及び第1導電層32を導電経路とし、第1導電層32の上面321にめっき金属としてNiを析出させて第1めっき層33を形成する。
【0104】
次に、第2導電層34を、例えば電解メッキ法により形成する。電解めっき法において、金属層31、第1導電層32、及び第1めっき層33を導電経路とし、第1めっき層33の上面にめっき金属としてCuを析出させて第2導電層34を形成する。
【0105】
図23に示すように、第2導電層34の上面341に、マスクM10を形成する。マスクM10は、例えば感光性のレジスト層を用いたフォトリソグラフィにより形成される。第2導電層34の上面341に感光性のレジスト層を形成する。レジスト層は、液状のフォトレジストを例えばスプレー塗布することによい形成される。なお、フィルム状のフォトレジストを用いてもよい。レジスト層に対して、露光・現像を行うことにより、所望の位置に開口M11を有するマスクM10を形成する。
【0106】
図24に示すように、マスクM10の開口M11から露出する第2導電層34の上面に、第2めっき層45とはんだ層44とをこの順番で積層する。
先ず、マスクM10の開口M11から露出する第2導電層34の上面341に、第2めっき層45を、例えば電解めっき法により形成する。第2導電層34を導電経路とし、第2導電層34の上面341にめっき金属としてNiを析出させ、第2めっき層45を形成する。
【0107】
次に、マスクM10の開口M11から露出する第2めっき層45の上面に、はんだ層44を、例えば電解めっき法により形成する。主面配線23及び第2めっき層45を導電経路とし、第2めっき層45の上面451にめっき金属としてSnを含む合金を析出させ、はんだ層44を形成する。このように、第2導電層34を部分的に覆う接合部40を形成する。
【0108】
図25に示すように、マスクM10を除去し、接合部40により覆われていない第2導電層34の部分をエッチングにより除去する。エッチングは、例えばウェットエッチングである。Cuを含む第2導電層34に対するエッチング液を用いる。このウェットエッチングでは、第2導電層34に対してエッチングが等方的に進行し、第2導電層34が内部に向かってエッチングされる。これにより、第2導電層34の側面343は、内側に向かう凹状となる。
【0109】
第2実施形態の半導体装置A20の作用を説明する。
第2実施形態の半導体装置A20において、配線部20は、金属層31、第1導電層32、第1めっき層33、第2導電層34を有する。第1導電層32及び第2導電層34はCuよりなり、第1めっき層33はNiよりなる。このような配線部20は、第1導電層32と第1めっき層33と第2導電層34とが一工程にて形成される。このため、Niよりなる第1めっき層33と、Cuよりなる第2導電層34との間に、酸化膜は形成されない。このため、第1めっき層33に対して第2導電層34が密着する。
【0110】
そして、Cuよりなる第2導電層34に対して、接合部40を構成する第2めっき層45は、第2導電層34の表面に酸化膜が形成されていても、容易に形成でき、第2導電層34に密着する。このため、配線部20に対する接合部40の密着性を向上でき、接合部40の脱落を抑制できる。
【0111】
また、第2導電層34に対する第2めっき層45の生成が容易であるため、第2めっき層45における未成長部分の発生を抑制できる。このため、第2めっき層45における高抵抗化、つまり配線部20における高抵抗化を抑制できる。
【0112】
以上記述したように、第2実施形態によれば、以下の効果を奏する。
(2−1)半導体装置A20の配線部20は、金属層31、第1導電層32、第1めっき層33、第2導電層34を有する。第1導電層32及び第2導電層34はCuよりなり、第1めっき層33はNiよりなる。接合部40は、第2めっき層45とはんだ層44とを有する。第2めっき層45はNiよりなる。したがって、第2めっき層45と第1めっき層33とにより、リフロー処理において液相状態のはんだ層44の流れ出しが抑制される。
【0113】
(2−2)第2めっき層45は、Cuよりなる第2導電層34に密着する。このため、配線部20に対する接合部40の密着性を向上でき、接合部40の脱落を抑制できる。
(2−3)第2導電層34に対する第2めっき層45の生成が容易であるため、第2めっき層45における未成長部分の発生を抑制できる。このため、第2めっき層45における高抵抗化、つまり配線部20における高抵抗化を抑制できる。
【0114】
(第3実施形態)
以下、第3実施形態を説明する。
図26及び図27に示すように、半導体装置A30は、基板12、配線部20、外部導電膜70、半導体素子50、封止樹脂60を備えている。配線部20は、主面配線24と貫通配線としての柱状体25とを含む。
【0115】
図26は、第3実施形態の半導体装置A30の概略断面図、図27は、第3実施形態の半導体装置A30を基板12の側から視た概略平面図である。理解の便宜上、図27において、基板12及び封止樹脂60を透過し、内設される各部材の位置関係を示すように、各部材を破線にて示している。
【0116】
基板12は、厚さ方向zから視て、矩形状である。基板12は、基材13と絶縁層14を備えている。
基材13は、主面131、裏面132、複数の側面133を有している。主面131と裏面132は、厚さ方向zにおいて、互いに反対側を向く。主面131及び裏面132は平坦である。基材13は、例えば電気絶縁性を有する材料からなる。この材料としては、例えば、シリコン(Si)等の単結晶の真性半導体材料、エポキシ樹脂等を主剤とした合成樹脂、を用いることができる。基材13の主面131としては、例えば結晶方位が(100)である(100)面を採用することができる。
【0117】
基材13は、複数の貫通孔135を備えている。第3実施形態において、基材13は、4つの貫通孔135を備えている。各貫通孔135は、基材13の主面131から裏面132まで、厚さ方向zに貫通する。各貫通孔135は、基材13の4つの角の近辺にそれぞれ設けられている。各貫通孔135は、厚さ方向zから視て、例えば矩形状である。なお、貫通孔135の形状は、円形状であってもよいし、多角形状であってもよい。各貫通孔135の内壁面136は、裏面132と交差している。図26に示す半導体装置A30では、内壁面136は裏面132に対して直交している。なお、内壁面136が裏面132に対して所定の角度で傾斜していてもよい。内壁面136の傾斜角度は、例えば半導体材料からなる基材13の構成、例えば結晶方位によって決まる角度である。
【0118】
絶縁層14は、基材13の上に形成されている。絶縁層14は、基材13の主面131及び貫通孔135の内壁面136を覆うように形成されている。絶縁層14は、基材13の主面131を覆う第1絶縁層141と、貫通孔135の内壁面136を覆う第2絶縁層142とを有する。絶縁層14は、電気絶縁性を有する被膜である。第3実施形態では、絶縁層14はSiOからなる。この絶縁層14は、例えば基材13を熱酸化することにより形成される。絶縁層14の厚さは、例えば0.7μm以上、2.0μm以下である。なお、絶縁層14の材質や厚さ、形成方法は限定されない。例えば絶縁層14は、SiOと樹脂層とを含むものとしてもよい。また、絶縁層14を樹脂層からなるものとしてもよい。
【0119】
このように、基板12は、基材13と絶縁層14とを有する。基材13は、単結晶の真性半導体材料からなり、主面131から裏面132まで基材13を貫通する貫通孔135を有している。絶縁層14は、基材13の主面131と、基材13の貫通孔135の内壁面136を覆うように形成されている。従って、絶縁層14(第1絶縁層141)の上面は、基板12の基板主面121となり、基材13の裏面132は基板12の基板裏面122となる。そして、基板12は、絶縁層14(第2絶縁層142)にて覆われた貫通孔125を有する。
【0120】
第3実施形態の配線部20は、複数の主面配線24と複数の柱状体25とを含む。
主面配線24は、基板12の基板主面121の側に形成された配線部20の一部である。主面配線24は、上面241、下面242、側面243を有している。第3実施形態の主面配線24は、金属層と導電層と第1めっき層とを含む。
【0121】
主面配線24の上には接合部40が形成されている。接合部40は、第2めっき層41とはんだ層44とを含む。半導体素子50は、はんだ層44に接続されている。
第2めっき層41は、第1実施形態の半導体装置A10と同様に、主面配線24を構成する第1めっき層の開口から露出する導電層に接続されている(図3参照)。なお、第3実施形態において、配線部20(主面配線24)を金属層と第1導電層と第1めっき層と第2導電層とを含む構成とし、第2導電層の上に第2めっき層41を形成してもよい。
【0122】
複数の柱状体25は、基板12を貫通するように形成されている。各柱状体25は、貫通孔125の内部において、絶縁層14に囲まれた部分に充填されるようにして形成されている。
【0123】
各柱状体25は、基板12の基板主面121及び基板裏面122からそれぞれ露出している。各柱状体25は、上面251、裏面252、及び複数の側面253を有している。上面251と裏面252は、厚さ方向zにおいて、互いに反対側を向く。上面251は、柱状体25の内部、つまり柱状体25の裏面252に向かって凹むように湾曲した湾曲面である。裏面252は、基板裏面122から露出する面である。柱状体25の裏面252は、基板裏面122と面一である。側面253は、絶縁層14の第2絶縁層142と接している。
【0124】
なお、各柱状体25の形状は限定されず、例えば円柱形状等であってもよい。第3実施形態では、主面配線24と柱状体25とは、同じ材料により一体として形成されている。なお、主面配線24と柱状体25とは、互いに異なる材料で別々に形成されていてもよい。
【0125】
封止樹脂60は、基板12の基板主面121の側に配置され、半導体素子50を覆うように形成されている。第3実施形態において、封止樹脂60は、基板12の基板主面121に接し、半導体素子50、配線部20(主面配線25及び柱状体25の上面152)を覆うように形成されている。第3実施形態において、封止樹脂60は、厚さ方向zから視て基板12と重なっている。封止樹脂60は、厚さ方向zから視て矩形状である。
【0126】
封止樹脂60は、電気絶縁性を有する。封止樹脂60は、例えば黒色等に着色された樹脂材料からなる。樹脂材料としては、例えばエポキシ樹脂、等の合成樹脂である。なお、封止樹脂60の材質、形状は限定されない。
【0127】
外部導電膜70は、基板12の基板裏面122に形成されている。外部導電膜70は、柱状体25の上面251を覆うように形成されている。外部導電膜70は、半導体装置A30の外部接続端子となる。外部導電膜70は、例えば互いに積層された複数の金属層から構成される。金属層としては、例えば、Ni層、Pd(パラジウム)層、及びAu(金)層である。なお、外部導電膜70の材料は限定されないが、例えばNi層及びAu層が積層されて構成されてもよいし、Snであってもよい。
【0128】
(製造工程)
次に、第3実施形態の半導体装置A30の製造方法の一例を説明する。
図28から図35は、第3実施形態の半導体装置A30の製造工程を説明するための断面図である。なお、図28から図35は、1つの半導体装置A30にかかる部分を示している。図28から図35において、2本の破線は、1つの半導体装置A30となる範囲を示す。これらの図において示される各方向の定義は、図26及び図27にて示される方向の定義と同一である。
【0129】
図28に示すように、基材813を用意する。基材813は、半導体装置A30の基材13に対応するものである。基材813は、単結晶の半導体材料からなり、例えばSi基板である。基材813は、厚さ方向において互いに反対側を向く主面813a及び裏面813bを有する。そして、基材813の主面813aから凹む凹部813cを形成する。凹部813cは、後に貫通孔135となる部分である。凹部813cは、エッチングにより形成される。
【0130】
次に、基材813の表面に絶縁層14を形成する。絶縁層14は、図26に示す半導体装置A30の絶縁層14となる部分である。絶縁層14は、例えば基材813の表面を熱酸化することにより、基材13の全面にわたって絶縁層14を形成する。
【0131】
図29に示すように、配線部20を形成する。第3実施形態の配線部20は、例えば金属層と導電層と第1めっき層を含む。先ず、絶縁層14の上に、金属層を形成する。金属層は、たとえば互いに積層されたTi層及びCu層からなる。次いで、金属層をレジスト層で覆い、そのレジスト層を露光・現像して開口を有するマスクを形成する。次に、例えば金属層を導電経路とした電解めっき法によりマスクから露出する金属層の表面にめっき金属を析出させて導電層を形成する。次に、例えば電解めっき法によりマスクから露出した導電層にめっき金属を析出させて第1めっき層を形成する。そして、マスクを除去し、露出する金属層を例えばエッチングにて除去することにより、主面配線24及び柱状体25を有する配線部20を形成する。
【0132】
図30に示すように、接合部40を形成する。第3実施形態の接合部40は、第1実施形態の接合部40と同様である。すなわち、接合部40は、第2めっき層41とはんだ層44を含む。先ず、第2めっき層41を配線部20の主面配線24の上に形成し、はんだ層44を第2めっき層41の上に形成する。なお、第3実施形態の配線部20及び接合部40を、第2実施形態の配線部20及び接合部40と同じ構成することもできる。
【0133】
図31に示すように、半導体素子50を搭載する。半導体素子50の搭載は、フリップチップボンディング(FCB:Flip Chip Bonding)により行う。例えば、半導体素子50にフラックスを塗布した後、フリップチップボンダを用いて半導体素子50を接合部40に仮付けする。その後、リフローにより接合部40のはんだ層44を液相状態とした後、冷却によりはんだ層44を固化させることによって、接合部40に半導体素子50が接続される。
【0134】
図32に示すように、絶縁層14の上面と半導体素子50とを覆う封止樹脂60を形成する。封止樹脂60は、例えばエポキシ樹脂を主材とした合成樹脂である。例えば、トランスファ成型により、封止樹脂60を形成する。
【0135】
図33に示すように、基材813の一部を、例えば機械研削により研削する。基材813を裏面813bの側(図中下方)から研削し、凹部813cに形成した配線部20(柱状体25)を露出させる。研削後において、基材813の主面813aとは反対側の面が裏面132となる。つまり、この研削工程により、貫通孔135を有する基材13及び基材13の裏面132側に露出する柱状体25、及び主面配線24を有する配線部20を形成する。
【0136】
図34に示すように、基材13の裏面132から露出する柱状体25の裏面252に、外部導電膜70を形成する。外部導電膜70は、例えば、めっき金属からなる。例えば、無電解めっきにより、めっき金属、例えばNiとPdとAuとをこの順番で析出させることで、外部導電膜70を形成する。なお、外部導電膜70の構造、形成方法は限定されない。
【0137】
図35に示すように、封止樹脂60の樹脂上面601にダイシングテープDTに貼付し、ダイシングブレードによって、基材13、絶縁層14、及び封止樹脂60を第1方向x及び第2方向yに沿って切断することで、個片化した半導体装置A30を形成する。以上の工程を経ることにより、半導体装置A30が製造される。
【0138】
以上記述したように、第3実施形態によれば、以下の効果を奏する。
(3−1)単結晶の半導体材料からなる基材13を用いた半導体装置A30において、半導体素子50を実装する際のリフロー処理におけるはんだ層44の流れ出しを抑制できる。
【0139】
(第3実施形態の変更例)
・基材13の裏面132に絶縁層が形成されていても良い。絶縁層は、電気絶縁性を有する被膜である。裏面132に形成される絶縁層として、例えばSiO、樹脂、SiO及び樹脂とを含むもの、とすることができる。
【0140】
(変更例)
本実施形態は、以下のように変更して実施することができる。
・図36に示すように、接合部40のはんだ層44の側面443を、はんだ層44の外側に向かって湾曲した面としてもよい。
【符号の説明】
【0141】
A10,A11,A12,A13,A20,A30…半導体装置
10,11,12…基板
20…配線部
21,23,24…主面配線
22…貫通配線
31…金属層
32…導電層(第1導電層)
33…第1めっき層
34…第2導電層
40…接合部
41,45…第2めっき層
42…充填部
43…突出部
44…はんだ層
50…半導体素子
60…封止樹脂
70…外部導電膜
105,125,135,605…貫通孔
141…第1絶縁層
142…第2絶縁層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】