(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】2021005951
(43)【公開日】20210114
(54)【発明の名称】制御回路、及び校正システム
(51)【国際特許分類】
   H02P 29/00 20160101AFI20201211BHJP
   G01R 19/00 20060101ALI20201211BHJP
   G01R 35/00 20060101ALI20201211BHJP
【FI】
   !H02P29/00
   !G01R19/00 N
   !G01R35/00 E
【審査請求】未請求
【請求項の数】10
【出願形態】OL
【全頁数】34
(21)【出願番号】2019118713
(22)【出願日】20190626
(71)【出願人】
【識別番号】000228730
【氏名又は名称】日本電産サーボ株式会社
【住所又は居所】群馬県桐生市相生町3−93
(74)【代理人】
【識別番号】100141139
【弁理士】
【氏名又は名称】及川 周
(74)【代理人】
【識別番号】100188673
【弁理士】
【氏名又は名称】成田 友紀
(74)【代理人】
【識別番号】100179833
【弁理士】
【氏名又は名称】松本 将尚
(74)【代理人】
【識別番号】100189348
【弁理士】
【氏名又は名称】古都 智
(72)【発明者】
【氏名】石川 理朋
【住所又は居所】群馬県桐生市相生町3−93 日本電産サーボ株式会社内
【テーマコード(参考)】
2G035
5H501
【Fターム(参考)】
2G035AA05
2G035AB02
2G035AC01
2G035AC02
2G035AD56
5H501AA08
5H501BB09
5H501BB20
5H501CC05
5H501DD01
5H501GG05
5H501GG06
5H501HA01
5H501HA07
5H501HA08
5H501HB16
5H501JJ03
5H501JJ12
5H501JJ16
5H501JJ17
5H501JJ18
5H501MM09
(57)【要約】      (修正有)
【課題】製造コストの増大を抑制しつつ、個体差を小さくすることができる制御回路、及び校正システムを提供する。
【解決手段】本発明の制御装置の一つの態様は、対象となる装置を制御する制御回路であって、前記制御回路に接続される校正回路を制御する制御部を備え、前記制御部は、前記制御回路が前記校正回路と接続された状態において、予め決められた条件が満たされた場合、前記校正回路を制御して前記制御回路の校正を行う制御回路。
【選択図】図1
【特許請求の範囲】
【請求項1】
対象となる装置を制御する制御回路であって、
前記制御回路に接続される校正回路を制御する制御部を備え、
前記制御部は、前記制御回路が前記校正回路と接続された状態において、予め決められた条件が満たされた場合、前記校正回路を制御して前記制御回路の校正を行う、
制御回路。
【請求項2】
前記制御回路は、所定の第1クロック周波数の第1クロック信号を生成する第1クロックを備え、
前記制御回路の校正には、前記第1クロックの校正が含まれており、
前記校正回路は、所定の第2クロック周波数の第2クロック信号を生成する第2クロックを備え、
前記制御部は、前記制御回路が前記校正回路と接続された状態において、予め決められた条件が満たされた場合、前記第2クロックから前記第2クロック信号を取得し、取得した前記第2クロック信号に基づいて、前記第1クロックの校正を行う、
請求項1に記載の制御回路。
【請求項3】
前記制御部は、前記第2クロックから取得した前記第2クロック信号の1周期あたりの前記第1クロック信号のクロックパルス数計測値を第1実測値として算出し、前記第1クロック信号のクロック周波数が前記第1クロック周波数と一致している場合における前記第2クロック信号の1周期あたりの前記第1クロック信号のクロックパルス数計測値を第1ノミナル値として特定し、算出した前記第1実測値を、特定した前記第1ノミナル値によって除した値を第1補正係数として算出し、
算出した前記第1補正係数に基づいて、前記第1クロックの校正を行う、
請求項2に記載の制御回路。
【請求項4】
前記制御回路は、電圧センサを備え、
前記電圧センサは、供給された電圧を分圧する第1分圧回路を備え、
前記制御回路の校正には、前記電圧センサの校正が含まれており、
前記校正回路は、
基準となる電圧を基準電圧として生成し、生成した前記基準電圧を前記電圧センサに出力する直流電源回路と、
前記第1分圧回路の構造と同じ構造を有しており、前記第1分圧回路が有する抵抗の許容差よりも小さい許容差の抵抗を有しており、前記基準電圧を分圧する第2分圧回路と、
前記第2分圧回路が前記基準電圧を分圧した後の第1検出電圧と、前記第1分圧回路が前記基準電圧を分圧した後の第2検出電圧との差分に応じた電圧を出力電圧として生成する出力電圧生成回路と、
を備え、
前記制御部は、前記出力電圧生成回路が生成した前記出力電圧に基づいて、第2補正係数を算出し、算出した前記第2補正係数に基づいて、前記電圧センサの校正を行う、
請求項1から3のうちいずれか一項に記載の制御回路。
【請求項5】
前記制御回路は、電流センサを備え、
前記制御回路の校正には、前記電流センサの校正が含まれており、
前記校正回路は、前記制御回路が前記校正回路と接続された場合において、前記予め決められた条件が満たされると、前記制御部による制御に応じて、互いに電流値の異なる複数の電流を前記電流センサに出力し、
前記電流センサは、取得した前記複数の電流のそれぞれを検出し、
前記制御部は、前記電流センサによる前記複数の電流それぞれの検出結果に基づいて、前記電流センサの校正を行う、
請求項1から4のうちいずれか一項に記載の制御回路。
【請求項6】
前記制御部は、前記複数の電流それぞれの検出結果に基づく補正式を算出し、算出した前記補正式に基づいて、前記電流センサの校正を行う、
請求項5に記載の制御回路。
【請求項7】
前記装置は、モータである、
請求項1から6のうちいずれか一項に記載の制御回路。
【請求項8】
前記校正回路は、表示部を備え、
前記制御部は、前記制御回路の校正に関する情報を前記表示部に表示させる、
請求項1から7のうちいずれか一項に記載の制御回路。
【請求項9】
制御する対象の装置を制御する制御回路であって、
前記制御回路に接続される校正回路を制御する制御部を備え、
前記制御部は、前記制御回路が前記校正回路と接続された状態において、予め決められた条件が満たされた場合、前記校正回路を制御して前記制御回路の校正を行い、
前記制御回路の校正を行っていない場合、前記装置の制御を行わない、
制御回路。
【請求項10】
請求項1から9のうちいずれか一項に記載の制御回路と、
前記校正回路と、
を備える校正システム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、制御回路、及び校正システムに関する。
【背景技術】
【0002】
対象となる装置を制御する制御回路の校正についての研究、開発が行われている。制御回路の校正には、例えば、制御回路が備えるクロック、電圧センサ、電流センサ等の校正が含まれる。
【0003】
制御回路の校正方法としては、例えば、以下の特許文献1に記載されたような校正方法が知られている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平03−175317号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
制御回路の校正は、製造される個々の制御回路の個体差を小さくするために行われる。しかしながら、個々の制御回路の校正を行うことは、制御回路の製造過程において作業工程を増やすことになり、制御回路の製造コストを増大させてしまう場合がある。また、制御回路の個体差は、制御回路を構成する個々の部品の個体差を小さくすることによっても、小さくすることができる。しかしながら、当該個々の部品の個体差を小さくすることは、当該個々の部品として特性のばらつきが小さな部品(すなわち、精度の高い部品)を用いることを意味する。そして、特性のばらつきが小さな部品は、特性のばらつきが大きな部品と比べて、価格が高い傾向にある。その結果、当該個々の部品の個体差を小さくすることも、制御回路の製造コストを増大させてしまう場合がある。
【0006】
以上のような事情から、従来では、製造コストを増大させずに制御回路の個体差を小さくすることは、困難な場合があった。
【0007】
本発明は、製造コストの増大を抑制しつつ、個体差を小さくすることができる制御回路、及び校正システムを提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の第1の態様によれば、対象となる装置を制御する制御回路であって、前記制御回路に接続される校正回路を制御する制御部を備え、前記制御部は、前記制御回路が前記校正回路と接続された状態において、予め決められた条件が満たされた場合、前記校正回路を制御して前記制御回路の校正を行う、制御回路が提供される。
【0009】
本発明の第2の態様によれば、制御する対象の装置を制御する制御回路であって、前記制御回路に接続される校正回路を制御する制御部を備え、前記制御部は、前記制御回路が前記校正回路と接続された状態において、予め決められた条件が満たされた場合、前記校正回路を制御して前記制御回路の校正を行い、前記制御回路の校正を行っていない場合、前記装置の制御を行わない、制御回路が提供される。
【0010】
本発明の第3の態様によれば、上記に記載の制御回路と、前記校正回路を備える校正システムが提供される。
【発明の効果】
【0011】
本発明の一つの態様によれば、製造コストの増大を抑制しつつ、個体差を小さくすることができる。
【図面の簡単な説明】
【0012】
【図1】図1は、実施形態に係る校正システム1の構成の一例を示す図である。
【図2】図2は、制御回路11が校正回路121を介して制御回路11の校正を行う処理の流れの一例を示す図である。
【図3】図3は、クロック校正回路12の回路構成の一例を示す図である。
【図4】図4は、電圧センサ114の回路構成と、電圧センサ校正回路122の回路構成とのそれぞれを例示する図である。
【図5】図5は、電流センサ115の回路構成と、電流センサ校正回路123の回路構成とのそれぞれを例示する図である。
【図6】図6は、第1電流値と第2電流値との対応関係をプロットしたグラフの一例を示す図である。
【図7】図7は、制御回路11が第1クロック周波数を補正する処理の流れの一例を示す図である。
【図8】図8は、制御回路11が電圧センサ114により検出された電圧の電圧値を補正する処理の流れの一例を示す図である。
【図9】図9は、制御回路11が電流センサ115により検出された電流の電流値を補正する処理の流れの一例を示す図である。
【図10】図10は、モータMのトルク目標値と回転速度誤差率との関係の一例を示す図である。
【図11】図11は、モータMのトルク目標値と回転速度のばらつきとの関係の一例を示す図である。
【図12】図12は、電源電圧VMを複数の制御回路11に検出させた場合において検出された電圧の電圧値と、各電圧値を検出した制御回路11の個数との関係を表すヒストグラムの一例を示す図である。
【図13】図13は、バス電流を複数の制御回路11に検出させた場合において検出された電流の電流値と、各電流値を検出した制御回路11の個数との関係を表すヒストグラムを例示する図である。
【図14】図14は、複数の制御回路11に同一のモータMを制御させた場合における制御回路11の違いによるモータMの回転速度のばらつきと風量のばらつきとのそれぞれを例示する図である。
【発明を実施するための形態】
【0013】
<実施形態>
以下、本発明の実施形態について、図面を参照して説明する。
【0014】
<校正システムの構成>
まず、図1を参照し、実施形態に係る校正システム1の構成について説明する。図1は、実施形態に係る校正システム1の構成の一例を示す図である。
【0015】
校正システム1は、制御回路11と、校正回路12を備える。
【0016】
校正システム1では、制御回路11の校正が、校正回路12を介して行われる。制御回路11の校正には、例えば、制御回路11が有するクロック、電圧センサ、電流センサ等のうちの少なくとも1つの校正が含まれる。以下では、一例として、制御回路11の校正に、制御回路11が有するクロック、電圧センサ、電流センサそれぞれの校正が含まれる場合について説明する。なお、制御回路11の校正には、他の装置、他の回路、他のセンサ等の校正が含まれる構成であってもよい。
【0017】
制御回路11は、対象となる装置を制御する回路である。制御回路11は、例えば、当該装置として、図示しないモータMの駆動を制御する。モータMは、例えば、冷凍ショーケース、冷蔵庫等において、冷却させるため、又は空気を強制的に循環させるための図示しないファンFを回転させるモータである。なお、制御回路11は、モータMに代えて、他の装置、他の回路等を制御する構成であってもよい。また、モータMは、ファンFを回転させるモータに代えて、他のモータであってもよい。
【0018】
ここで、制御回路11の個体差は、小さい方が望ましい。制御回路11の個体差は、制御回路11を構成する個々の部品の個体差を小さくすることによって、小さくすることができる。しかしながら、当該個々の部品の個体差を小さくすることは、当該個々の部品として特性のばらつきが小さな部品(すなわち、精度の高い部品)を用いることを意味する。そして、特性のばらつきが小さな部品は、特性のばらつきが大きな部品と比べて、価格が高い傾向にある。その結果、当該個々の部品の個体差を小さくすることは、制御回路11の製造コストを増大させてしまう場合がある。
【0019】
一方、制御回路11の個体差は、製造される個々の制御回路11の校正を行うことによっても小さくすることができる。しかしながら、個々の制御回路11の校正を行うことは、制御回路11の製造過程において作業工程を増やすことになる。その結果、個々の制御回路11の校正を行うことも、制御回路11の製造コストを増大させてしまう場合がある。
【0020】
そこで、制御回路11は、制御回路11が校正回路12と接続された状態において、予め決められた条件が満たされた場合、校正回路12を制御して自回路の校正を行う。これにより、制御回路11の製造者は、制御回路11を校正回路12に接続し、当該条件が満たされるようにすることによって、制御回路11の校正を行うことができる。これは、予め決められた条件として簡易な条件を採用することにより、個々の制御回路11の校正を行うための作業工程の数を少なくすることができることを意味する。例えば、制御回路11の校正を行うために必要な作業工程を、制御回路11を校正回路12に接続する工程のみにすることができる。この場合、当該条件は、例えば、制御回路11に接続された校正回路12を介して制御回路11に電力が供給されたことである。すなわち、当該製造者は、個々の制御回路11の製造に係る作業工程の増大を抑制しつつ、個々の制御回路11の校正を行うことができる。その結果、制御回路11は、製造コストの増大を抑制しつつ、個体差を小さくすることができる。換言すると、制御回路11を備える校正システム1は、制御回路11の製造コストの増大を抑制しつつ、制御回路11の個体差を小さくすることができる。
【0021】
以下では、このような制御回路11を備える校正システム1の構成と、制御回路11が校正回路12を介して制御回路11の校正を行う処理について詳しく説明する。なお、以下では、説明の便宜上、制御回路11が校正回路12に接続された状態を、単に接続状態と称して説明する。また、以下では、説明の便宜上、制御回路11が校正回路12に接続されていない状態を、単に非接続状態と称して説明する。
【0022】
図1に示した例では、制御回路11は、制御部111と、記憶部112と、第1クロック113と、電圧センサ114と、電流センサ115と、直流電源回路116を備える。この場合、校正システム1では、制御回路11の校正として、第1クロック113の校正、電圧センサ114の校正、電流センサ115の校正のそれぞれが行われる。なお、制御回路11は、電圧センサ114と異なる電圧センサを1以上備える構成であってもよい。この場合、制御回路11の校正には、当該1以上の当該電圧センサのうちの一部又は全部の校正が含まれる構成であってもよく、当該1以上の当該電圧センサ全部の校正が含まれない構成であってもよい。また、制御回路11は、電流センサ115と異なる電流センサを1以上備える構成であってもよい。この場合、制御回路11の校正には、当該1以上の当該電流センサのうちの一部又は全部の校正が含まれる構成であってもよく、当該1以上の当該電流センサ全部の校正が含まれない構成であってもよい。
【0023】
制御部111は、制御回路11の全体を制御する。
【0024】
また、制御部111は、非接続状態であり、且つ、制御回路11にモータMが接続された状態において、モータMを制御する。
【0025】
また、制御部111は、接続状態において、校正回路12を制御する。より具体的には、制御部111は、接続状態において、予め決められた条件が満たされた場合、校正回路12を制御して制御回路11の校正を行う。以下では、説明の便宜上、当該条件を、校正開始条件と称して説明する。
【0026】
校正開始条件は、前述した通り、例えば、制御回路11に接続された校正回路12を介して制御回路11に電力が供給されたことである。なお、校正開始条件は、制御回路11の構成を開始させるスイッチの状態をオン状態に切り替えられたこと等の他の条件であってもよい。
【0027】
制御部111は、例えば、CPU(Central Processing Unit)である。なお、制御部111は、複数のCPUから構成されてもよい。この場合、制御回路11は、これら複数のCPUのそれぞれを、制御部111が有する機能のうちの一部を実現するプロセッサーとして備える。また、制御部111は、CPUに代えて、FPGA(Field Programmable Gate Array)等の他のプロセッサーであってもよい。
【0028】
記憶部112は、例えば、ROM(Read Only Memory)、RAM(Random Access Memory)、フラッシュメモリ等を含む記憶装置である。なお、記憶部112は、制御回路11に内蔵された記憶装置に代えて、制御回路11に接続された外付け型の記憶装置であってもよい。
【0029】
第1クロック113は、第1クロック信号を生成する。第1クロック信号は、クロック周波数のノミナル値が所定の第1クロック周波数のクロック信号のことである。第1クロック113が生成する第1クロック信号のクロック周波数は、第1クロック113の製造誤差のため、当該クロック周波数の許容差の範囲内において第1クロック周波数からずれていることがある。ここで、当該許容差は、当該クロック周波数のノミナル値である第1クロック周波数からのずれの割合によって表される。例えば、当該許容差が±2%である場合、当該クロック周波数は、第1クロック周波数を中心とした範囲のうち第1クロック周波数の±2%の範囲内においてずれることがある。以下では、このような当該クロック周波数の第1クロック周波数からのずれを、第1クロック誤差と称して説明する。また、実施形態では、第1クロック誤差を第1クロック周波数からのずれの割合によって示す。前述の第1クロック113の校正は、第1クロック信号のクロック周波数を第1クロック周波数に近づけるための補正係数を第1補正係数として算出し、算出した第1補正係数を示す第1歩正係数情報を記憶部112に記憶させることである。以下では、一例として、当該クロック周波数の許容差が、前述したように±2%である場合について説明する。この場合、第1クロック誤差の絶対値が2%を超えていることは、第1クロック113が不良品であることを意味する。
【0030】
電圧センサ114は、制御回路11がモータMに供給する電源電圧を検出する。以下では、説明の便宜上、当該電源電圧を、VMによって示す。電源電圧VMは、後述する直流電源回路116により生成される電圧である。なお、電圧センサ114は、電源電圧VMに代えて、他の電圧を検出する構成であってもよい。電圧センサ114は、電源電圧VMを検出する際、電源電圧VMの分圧を行う。この分圧を行うために用いられる抵抗の抵抗値は、当該抵抗の製造誤差にため、当該抵抗値の許容差の範囲内において当該抵抗値のノミナル値からずれていることがある。その結果、電圧センサ114は、電源電圧VMの電圧値を、実際の電圧値からずれた電圧値として検出することがある。前述の電圧センサ114の校正は、電圧センサ114により検出される電源電圧VMの電圧値のこのようなずれを補正する補正係数を第2補正係数として算出し、算出した第2補正係数を示す第2歩正係数情報を記憶部112に記憶させることである。
【0031】
電流センサ115は、電流を検出する。電流センサ115は、電流を検出するためのシャント抵抗を有する。このシャント抵抗の抵抗値は、当該シャント抵抗の製造誤差にため、当該抵抗値の許容差の範囲内において当該抵抗値のノミナル値からずれていることがある。その結果、電流センサ115は、検出する対象となる電流の電流値を、実際の電流値からずれた電流値として検出することがある。前述の電流センサ115の校正は、電流センサ115により検出される電流の電流値のこのようなずれを補正する補正式を算出し、算出した補正式を示す補正式情報を記憶部112に記憶させることである。
【0032】
直流電源回路116は、制御回路11に供給された直流電圧に基づいて、所望の大きさの直流電圧を、前述の電源電圧VMとして生成する。直流電源回路116は、制御部111により制御される。直流電源回路116は、例えば、DC(Direct Current)/DCコンバータである。なお、直流電源回路116は、電源電圧VMに加えて、又は、電源電圧VMに代えて、他の電圧を生成する構成であってもよい。
【0033】
なお、制御回路11において、記憶部112、第1クロック113、電圧センサ114、電流センサ115、直流電源回路116のうちの一部又は全部は、制御部111とともにマイコンとして構成されてもよい。
【0034】
校正回路12は、例えば、クロック校正回路121と、電圧センサ校正回路122と、電流センサ校正回路123と、表示部124と、直流電源回路125を備える。また、校正回路12は、交流電源13と接続される。そして、校正回路12には、校正回路12に接続された交流電源13から交流電圧が供給される。なお、校正回路12は、クロック校正回路121と、電圧センサ校正回路122と、電流センサ校正回路123と、表示部124と、直流電源回路125とに加えて、他の装置、他の回路等を備える構成であってもよい。
【0035】
クロック校正回路121は、第1クロック113の校正において制御部111により制御される回路である。クロック校正回路121は、例えば、図1に示したように、第2クロック121Cを備える。なお、クロック校正回路121は、第2クロック121Cに加えて、又は、第2クロック121Cに代えて、他の装置、他の回路等を備える構成であってもよい。
【0036】
第2クロック121Cは、第2クロック信号を生成する。第2クロック信号は、クロック周波数のノミナル値が所定の第2クロック周波数のクロック信号のことである。第2クロック121Cが生成する第2クロック信号のクロック周波数は、第2クロック121Cの製造誤差にため、当該クロック周波数の許容差の範囲内において第2クロック周波数からずれていることがある。ここで、当該許容差は、当該クロック周波数のノミナル値である第2クロック周波数からのずれの割合によって表される。例えば、当該許容差が±2%である場合、当該クロック周波数は、第2クロック周波数を中心とした範囲のうち第2クロック周波数の±2%の範囲内においてずれることがある。以下では、このような当該クロック周波数の第2クロック周波数からのずれを、第2クロック誤差と称して説明する。また、実施形態では、第2クロック誤差を第2クロック周波数からのずれの割合によって示す。
【0037】
ここで、第2クロック信号は、第1クロック113の校正に用いられるクロック信号である。このため、第2クロック誤差は、第1クロック誤差よりも小さいことが望ましい。そこで、以下では、一例として、第2クロック信号のクロック周波数の許容差が、第1クロック信号のクロック周波数の許容差と比べて無視できるほど小さい(例えば、当該許容差の10分の1以下程度に小さい)場合について説明する。これは、第2クロック121Cが有する発振子として、例えば、水晶発振子を用いることにより実現することができる。
【0038】
電圧センサ校正回路122は、電圧センサ114の校正において制御部111により制御される回路である。
【0039】
電流センサ校正回路123は、電流センサ115の校正において制御部111により制御される回路である。
【0040】
表示部124は、制御部111による制御によって、制御回路11の校正に関する情報を表示する。表示部124は、例えば、LEDである。この場合、表示部124は、制御回路11の校正に関する情報を示す明滅パターンの光を表示する。なお、表示部124は、LEDに代えて、ディスプレイ等であってもよい。
【0041】
直流電源回路125は、交流電源13から供給された交流電圧に基づいて、複数の互いに異なる大きさの直流電圧を生成する。例えば、直流電源回路125は、校正回路12の電源電圧を生成する。以下では、説明の便宜上、当該電源電圧を、VDDによって示す。直流電源回路125は、例えば、AC(Alternating Current)/DCコンバータである。
【0042】
交流電源13は、交流電圧を供給する電源である。交流電源13は、例えば、商用電源である。なお、交流電源13は、商用電源に代えて、交流電圧を供給する他の電源であってもよい。また、交流電源13は、校正システム1に備えられる構成であってもよく、校正システム1に備えられない構成であってもよい。
【0043】
<制御回路が校正回路を介して制御回路の校正を行う処理>
以下、制御回路11が校正回路12を介して制御回路11の校正を行う処理について説明する。図2は、制御回路11が校正回路12を介して制御回路11の校正を行う処理の流れの一例を示す図である。なお、以下では、一例として、図2に示したステップS110の処理が行われるよりも前のタイミングにおいて、制御回路11が校正回路12と接続されている場合について説明する。
【0044】
制御部111は、校正開始条件が満たされるまで待機する(ステップS110)。
【0045】
制御部111は、校正開始条件が満たされたと判定した場合(ステップS110−YES)、第1クロック113の校正を行う(ステップS120)。ここで、ステップS120の処理について詳しく説明する。
【0046】
制御部111は、クロック校正回路121を制御し、クロック校正回路121が備える第2クロック121Cにより生成された第2クロック信号を取得する。制御部111は、取得した第2クロック信号に基づいて、第1クロック113の校正を行う。制御部111は、このような処理を、ステップS120の処理として行う。しかしながら、ステップS120の処理は、クロック校正回路121の回路構成に応じて処理の内容が異なる。以下では、一例として、クロック校正回路121の回路構成が図3に示すような回路構成である場合におけるステップS120の処理について説明する。図3は、クロック校正回路121の回路構成の一例を示す図である。なお、図3では、図が煩雑になるのを防ぐため、制御回路11が備える機能部のうち制御部111及び第1クロック113以外の機能部を省略している。また、図3では、図が煩雑になるのを防ぐため、校正回路12が備える機能部のうちクロック校正回路121以外の機能部を省略している。
【0047】
図3に示した例では、クロック校正回路121が備える第2クロック121Cは、発振回路C1と、分周回路C2と、スイッチング素子C3を備える。発振回路C1の出力端子は、分周回路C2の入力端子と接続されている。分周回路C2の出力端子は、スイッチング素子C3が有する端子のうちスイッチング素子C3の状態がオン状態である場合において導通する2つの端子のうちの一方と接続されている。そして、図3に示したように、接続状態では、当該2つの端子のうちの他方は、制御部111と接続される。当該2つの端子は、例えば、スイッチング素子C3が電界効果トランジスタであった場合、ソース端子とドレイン端子のことである。
【0048】
発振回路C1は、例えば、水晶発振子と、コンデンサと、アンプを有する。発振回路C1は、所定のクロック周波数のクロック信号を生成する。当該クロック周波数は、例えば、32.768kHzである。発振回路C1は、生成したクロック信号を分周回路C2に出力する。なお、発振回路C1は、水晶発振子に代えて、他の発振子を有する発振回路であってもよい。また、当該クロック周波数は、32.768kHzよりも低い周波数であってもよく、32.768kHzよりも高い周波数であってもよい。
【0049】
分周回路C2は、発振回路C1から取得したクロック信号の分周を行う。分周回路C2は、例えば、当該クロック信号を8分周する。当該クロック信号のクロック周波数が32.768kHzである場合、分周回路C2により8分周された後の当該クロック信号のクロック周波数は、128Hzとなる。分周回路C2は、分周した後の当該クロック信号を、前述の第2クロック信号としてスイッチング素子C3に出力する。すなわち、この一例における第2クロック周波数は、128Hzである。なお、分周回路C2は、当該クロック信号を8分周する構成に代えて、8分周よりも小さく分周してもよく、8分周よりも大きく分周してもよい。
【0050】
分周回路C2は、例えば、カウンタ回路によって構成される。なお、分周回路C2は、カウンタ回路に代えて、フリップフロップによって構成されてもよく、他の回路によって構成されてもよい。
【0051】
スイッチング素子C3は、例えば、電界効果トランジスタである。なお、スイッチング素子C3は、電界効果トランジスタに代えて、バイポーラトランジスタ等の他のスイッチング素子であってもよい。スイッチング素子C3は、制御部111からの制御信号に応じて、スイッチング素子C3の状態をオン状態とオフ状態とのいずれかに切り替える。接続状態においてスイッチング素子C3の状態がオン状態である場合、スイッチング素子C3は、分周回路C2の出力端子から出力される第2クロック信号を制御部111に出力する。接続状態においてスイッチング素子C3の状態がオフ状態である場合、スイッチング素子C3は、分周回路C2の出力端子から出力される第2クロック信号を制御部111に出力しない。
【0052】
このような第2クロック121Cを備えるクロック校正回路121から出力された第2クロック信号に基づいて、制御部111は、第1クロック113の校正を行う。より具体的には、制御部111は、第2クロック121Cから取得した第2クロック信号の1周期あたりの第1クロック信号のクロックパルス数計測値を第1実測値として算出する。ここで、第1実測値を算出する際、制御部111は、第1クロック113から第1クロック信号を取得する。このような第1実測値の算出は、例えば、制御部111を含むマイコンのインプットキャプチャ機能を用いて行うことができる。また、制御部111は、第1クロック信号のクロック周波数が第1クロック周波数と一致している場合における当該1周期あたりの第1クロック信号のクロックパルス数計測値を、第1ノミナル値として特定する。制御部111は、算出した第1実測値を、特定した第1ノミナル値によって除した値を第1補正係数として算出する。すなわち、制御部111は、以下の式(1)に基づいて、第1補正係数を算出する。
【0053】
(第1補正係数)=(第1実測値)/(第1ノミナル値) …(1)
【0054】
制御部111は、上記の式(1)に基づいて算出した第1補正係数を示す第1補正係数情報を、記憶部112に記憶させる。これにより、制御部111は、第1クロック信号の第1クロック周波数を第1補正係数によって補正することができる。制御部111は、第1補正係数情報を記憶部112に記憶させることにより、第1クロック113の校正を完了する。
【0055】
ここで、制御部111は、第1クロック周波数の第1補正係数による補正を、PWM(Pulse Width Modulation)タイマカウンタノミナル値に第1補正係数を乗じることによって行う。例えば、制御部111がモータMのPWM制御を行う際、制御部111は、PWMタイマカウンタノミナル値に対して第1補正係数を乗じることにより、PWMタイマカウンタ値を算出する。そして、制御部111は、算出したPWMタイマカウンタ値に基づいて、モータMのPWM制御を行う。これにより、制御部111は、第1クロック113の校正を行わない場合と比較して、第1クロック信号のクロック周波数に基づいて算出される値を精度よく算出することができる。当該値は、例えば、PWM周期、モータMの回転速度等のことである。すなわち、制御回路11は、第1クロック113についての個体差を小さくすることができる。また、この一例において、第1クロック113の校正は、制御回路11を校正回路12と接続させることによって自動的に行われる。すなわち、制御回路11は、第1クロック113の校正を行うために必要な作業工程を、制御回路11を校正回路12に接続する工程のみにすることができる。その結果、制御回路11は、製造コストの増大を抑制しつつ、第1クロック113についての個体差を小さくすることができる。換言すると、制御回路11は、製造コストの増大を抑制しつつ、制御回路11の個体差を小さくすることができる。
【0056】
ステップS120の処理が行われた後、制御部111は、ステップS120の処理によって第1クロック113の校正に失敗したか否かを判定する(ステップS130)。ここで、ステップS130の処理について説明する。
【0057】
制御部111は、前述の第1補正係数が、例えば、所定の第1範囲内に含まれる値である場合、ステップS120において第1クロック113の校正に成功したと判定する。一方、制御部111は、当該第1補正係数が、第1範囲内に含まれない値である場合、ステップS120において第1クロック113の校正に失敗したと判定する。第1範囲は、例えば、第1クロック信号のクロック周波数の許容差に応じて決まる。当該許容差が±2%である場合、第1範囲は、1.00±0.02の範囲(すなわち、1.00に対して当該許容差と同じ±2%の誤差範囲)である。これにより、制御部111は、ステップS130の処理によって、例えば、第1クロック113が不良品であるか否かを判定することができる。何故なら、この場合、第1補正係数が第1範囲内に含まれない値であることは、第1クロック信号のクロック周波数が第1クロック周波数から許容されないほどずれていることを意味するからである。なお、第1範囲は、当該許容差と無関係に決められてもよい。この場合、第1範囲は、任意の範囲であってよい。
【0058】
制御部111は、ステップS120の処理によって第1クロック113の校正に失敗したと判定した場合(ステップS130−YES)、当該校正に失敗したことを示す情報を表示部124に表示させ(ステップS190)、処理を終了する。より具体的には、実施形態において、制御部111は、当該場合、当該情報を示す明滅パターンの光を表示部124に表示させる。
【0059】
一方、制御部111は、ステップS120の処理によって第1クロック113の校正に成功したと判定した場合(ステップS130−NO)、電圧センサ114の校正を行う(ステップS140)。ここで、ステップS140の処理について詳しく説明する。
【0060】
制御部111は、電圧センサ校正回路122を制御し、電圧センサ114の校正を行う。より具体的には、制御部111は、電圧センサ校正回路122によって電源電圧VDDを電圧センサ114に出力し、電圧センサ114によって電源電圧VDDを検出させる。また、制御部111は、電圧センサ校正回路122によって電源電圧VDDを検出させる。そして、制御部111は、電圧センサ114による検出結果と、電圧センサ校正回路122による検出結果との差分に基づいて、電圧センサ114の校正を行う。制御部111は、このような処理を、ステップS140の処理として行う。しかしながら、ステップS140の処理は、電圧センサ114の回路構成と、電圧センサ校正回路122の回路構成とに応じて処理の内容が異なる。以下では、一例として、電圧センサ114の回路構成と電圧センサ校正回路122の回路構成とがそれぞれ図4に示すような回路構成である場合におけるステップS140の処理について説明する。図4は、電圧センサ114の回路構成と、電圧センサ校正回路122の回路構成とのそれぞれを例示する図である。なお、図4では、図が煩雑になるのを防ぐため、制御回路11が備える機能部のうち制御部111及び電圧センサ114以外の機能部を省略している。また、図4では、図が煩雑になるのを防ぐため、校正回路12が備える機能部のうち電圧センサ校正回路122以外の機能部を省略している。
【0061】
電圧センサ114は、図4に示した例では、非接続状態において、電源電圧VMを検出する。このため、電圧センサ114は、図4に示したように、抵抗R11と抵抗R12による分圧回路を有する。なお、図4では、図が煩雑になるのを防ぐため、電圧センサ114の回路構成のうち当該分圧回路以外の回路構成を省略している。当該分圧回路は、第1分圧回路の一例である。
【0062】
以下では、説明の便宜上、抵抗R11の抵抗値を、RHによって示す。ここで、抵抗R11は、抵抗R11の製造誤差にため、抵抗R11の抵抗値RHの許容差の範囲内において抵抗値RHのノミナル値からずれていることがある。以下では、説明の便宜上、抵抗R11が、NRH(1.00±ΔRH)の範囲内で抵抗値RHがずれる程度の精度によって製造された抵抗である場合について説明する。ここで、NRHは、抵抗値RHのノミナル値を示す。ΔRHは、抵抗値RHの許容差を示す割合である。
【0063】
また、以下では、説明の便宜上、抵抗R12の抵抗値を、RLによって示す。ここで、抵抗R12は、抵抗R12の製造誤差にため、抵抗R12の抵抗値RLの許容差の範囲内において抵抗値RLのノミナル値からずれていることがある。以下では、説明の便宜上、抵抗R12が、NRL(1.00±ΔRL)の範囲内で抵抗値RLがずれる程度の精度によって製造された抵抗である場合について説明する。ここで、NRLは、抵抗値RLのノミナル値を示す。ΔRLは、抵抗値RLの許容差を示す割合である。
【0064】
電圧センサ114が有する分圧回路では、非接続状態において、抵抗R11が有する端子のうちの一方には、電源電圧VMが供給される。ここで、抵抗R11への電源電圧VMの供給は、制御部111により制御される。また、当該分圧回路では、抵抗R11が有する端子のうちの他方が、抵抗R12が有する端子のうちの一方と接続されている。また、当該分圧回路では、抵抗R12が有する端子のうちの他方が接地されている。このような分圧回路を有する電圧センサ114では、抵抗R11と抵抗R12との接続点P11には、抵抗R11及び抵抗R12によって電源電圧VMが分圧された後の電圧が現われる。電圧センサ114は、接続点P11に現われる電圧に基づいて、電源電圧VMを検出する。このため、電圧センサ114により検出される電源電圧VMの誤差は、前述した通り、抵抗値RHと抵抗値RLとのそれぞれの製造誤差によって生じる。
【0065】
一方、電圧センサ114が有する分圧回路では、接続状態において、抵抗R11には、電源電圧VMと抵抗R11との間の接続点P12を介して、電源電圧VDDが供給される。ここで、抵抗R11への電源電圧VDDの供給は、制御部111により制御される。なお、接続状態において、抵抗R11への電源電圧VMの供給は、行われない。その結果、接続点P11には、抵抗R11及び抵抗R12によって電源電圧VDDが分圧された後の電圧が現われる。以下では、説明の便宜上、当該電圧を、第1検出電圧と称し、V−によって示す。第1検出電圧V−は、抵抗値RL及び抵抗値RHを用いて、以下の式(2)及び式(3)に基づいて算出される。
【0066】
(V−)=(第1分圧比)×VDD …(2)
(第1分圧比)=(RL/(RL+RH)) …(3)
【0067】
上記の式(2)における第1分圧比は、式(3)によって定義される。式(2)によって算出される第1検出電圧V−は、前述の電圧センサ114による検出結果の一例である。ここで、接続状態において、接続点P11は、電圧センサ校正回路122と接続される。このため、第1検出電圧V−は、接続状態において、電圧センサ校正回路122に出力される。
【0068】
一方、電圧センサ校正回路122は、図4に示した例では、計装アンプA1と、分圧回路VD1と、分圧回路VD2と、ボルテージフォロワA2を有する。なお、分圧回路VD1は、第2分圧回路の一例である。また、分圧回路VD2とボルテージフォロワA2の組み合わせは、出力電圧生成回路の一例である。
【0069】
計装アンプA1は、電源電圧VDDによって駆動する。計装アンプA1は、計装アンプA1の反転入力端子に入力される電圧と、計装アンプA1の非反転入力端子に入力される電圧との差分を増幅する。計装アンプA1の反転入力端子には、制御回路11が校正回路12と接続された状態において、前述の第1検出電圧V−が供給される。これは、接続状態において、当該反転入力端子には、接続点P11が接続されるためである。計装アンプA1の非反転入力端子には、後述する分圧回路VD1から第2検出電圧が供給される。すなわち、計装アンプA1は、第1検出電圧と第2検出電圧との差分を増幅する。なお、計装アンプA1による当該差分の増幅率は、予め決められている。以下では、説明の便宜上、当該増幅率を、Aによって示す。計装アンプA1は、A倍に増幅した当該差分に、後述するボルテージフォロワA2から出力されるリファレンス電圧を加算した値を、計装アンプA1の出力電圧として出力する。このため、計装アンプA1のリファレンス入力端子には、ボルテージフォロワA2の出力端子が接続されている。
【0070】
また、計装アンプA1の出力端子は、接続状態において、制御部111が有する複数のA(Analog)/D(Digital)コンバータの1つと接続される。また、接続状態において、制御部111には、電源電圧VDDが供給される。制御部111は、制御部111に供給される電源電圧VDDを、当該複数のA/Dコンバータのうち接続状態において当該出力端子と接続されるA/Dコンバータの基準電圧として用いる。
【0071】
分圧回路VD1は、電圧センサ校正回路122において電源電圧VDDを検出するために用いる分圧回路である。また、分圧回路VD1は、抵抗R21と抵抗R22とによる分圧回路である。なお、電源電圧VDDは、基準電圧の一例である。
【0072】
以下では、説明の便宜上、抵抗R21の抵抗値を、RH*によって示す。ここで、抵抗R21は、抵抗R21の製造誤差にため、抵抗R21の抵抗値の許容差の範囲内において当該抵抗値のノミナル値からずれていることがある。以下では、説明の便宜上、抵抗R21が、NRH*(1.00±ΔRH*)の範囲内で抵抗値RH*がずれる程度の精度によって製造された抵抗である場合について説明する。ここで、NRH*は、抵抗値RH*のノミナル値を示す。ΔRH*は、抵抗値RH*の許容差を示す割合である。ここで、抵抗R21は、抵抗値NRH*が抵抗値NRHと同じ値の抵抗である。そして、抵抗R21は、ΔRH*がΔRHと比べて小さい抵抗である。また、ΔRH*がΔRHと比べて無視できる程度に小さい(例えば、ΔRHの10分の1以下程度に小さい)場合、ΔRH*を近似的に0として扱うことができる。そこで、以下では、一例として、ΔRH*が、ΔRHと比べて無視できる程度に小さい場合について説明する。
【0073】
また、以下では、説明の便宜上、抵抗R22の抵抗値を、RL*によって示す。ここで、抵抗R22は、抵抗R22の製造誤差にため、抵抗R22の抵抗値の許容差の範囲内において当該抵抗値のノミナル値からずれていることがある。以下では、説明の便宜上、抵抗R22が、NRL*(1.00±ΔRL*)の範囲内で抵抗値RL*がずれる程度の精度によって製造された抵抗である場合について説明する。ここで、NRL*は、抵抗値RL*のノミナル値を示す。ΔRL*は、抵抗値RL*の許容差を示す割合である。ここで、抵抗R22は、抵抗値NRL*が抵抗値NRLと同じ値の抵抗である。そして、抵抗R22は、ΔRL*がΔRLと比べて小さい抵抗である。また、ΔRL*がΔRLと比べて無視できる程度に小さい(例えば、ΔRLの10分の1以下程度に小さい)場合、ΔRL*を近似的に0として扱うことができる。そこで、以下では、一例として、ΔRL*が、ΔRLと比べて無視できる程度に小さい場合について説明する。
【0074】
分圧回路VD1では、抵抗R21が有する端子のうちの一方には、電源電圧VDDが供給される。ここで、抵抗R21への電源電圧VDDの供給は、制御部111により制御される。また、分圧回路VD1では、抵抗R21が有する端子のうちの他方が、抵抗R22が有する端子のうちの一方と接続されている。また、分圧回路VD1では、抵抗R22が有する端子のうちの他方が接地されている。
【0075】
このように、分圧回路VD1は、電圧センサ114が有する分圧回路の構造と同じ構造を有しており、当該分圧回路が有する抵抗(すなわち、抵抗R11及び抵抗R12)の許容差よりも小さい許容差の抵抗(すなわち、抵抗R21及び抵抗R22)を有している。
【0076】
このような分圧回路VD1では、抵抗R21と抵抗R22との接続点P21には、抵抗R21及び抵抗R22によって電源電圧VDDが分圧された後の電圧が現われる。前述の第2検出電圧は、当該電圧のことである。以下では、説明の便宜上、第2検出電圧をV+によって示す。第2検出電圧V+は、抵抗値RL*及び抵抗値RH*を用いて、以下の式(4)及び式(5)に基づいて算出される。
【0077】
(V+)=(第2分圧比)×VDD …(4)
(第2分圧比)=(RL*/(RL*+RH*)) …(5)
【0078】
上記の式(4)における第1分圧比は、式(5)によって定義される。式(3)によって算出される第2検出電圧V+は、前述の電圧センサ校正回路122による検出結果の一例である。ここで、接続点P21は、計装アンプA1の非反転入力端子と接続されている。このため、前述した通り、第2検出電圧V+は、当該非反転入力端子に供給される。
【0079】
ここで、計装アンプA1は、第1検出電圧と第2検出電圧との差分をA倍に増幅し、増幅した当該差分に、ボルテージフォロワA2から出力されるリファレンス電圧を加算した値を、出力電圧として出力するのであった。リファレンス電圧をVRによって示し、且つ、出力電圧をVdfによって示す場合、計装アンプA1から出力される出力電圧は、以下の式(6)によって表される。
【0080】
Vdf=A×((V+)−(V−))+VR …(6)
【0081】
上記の式(6)のリファレンス電圧VRは、分圧回路VD2とボルテージフォロワA2によって供給される。
【0082】
分圧回路VD2は、電源電圧VDDを分圧することによりリファレンス電圧VRを生成する。分圧回路VD2は、抵抗R31と抵抗R32とによる分圧回路である。
【0083】
抵抗R31と抵抗R32それぞれの抵抗値の許容差には、特に制限がない。しかしながら、当該許容差は、小さい方が望ましい。そこで、以下では、一例として、抵抗R31と抵抗R32それぞれの抵抗値の許容差が、抵抗R21及び抵抗R22それぞれの抵抗値の許容差と同程度の許容差である場合について説明する。
【0084】
ここで、抵抗R31の抵抗値と、抵抗R32の抵抗値とは、リファレンス電圧VRの電圧値に応じて決定される。リファレンス電圧VRの電圧値は、電源電圧VDDの電圧値よりも低ければ、如何なる電圧値であってもよい。しかしながら、リファレンス電圧VRの電圧値は、電圧検出の観点から、(VDD/2)とするのが望ましい。このため、以下では、リファレンス電圧VRが(VDD/2)である場合について説明する。この場合、抵抗R31と抵抗R32は、抵抗値が互いに同じである。
【0085】
分圧回路VD2では、抵抗R31が有する端子のうちの一方には、電源電圧VDDが供給される。ここで、抵抗R31への電源電圧VDDの供給は、制御部111により制御される。また、分圧回路VD2では、抵抗R31が有する端子のうちの他方が、抵抗R32が有する端子のうちの一方と接続されている。また、分圧回路VD2では、抵抗R32が有する端子のうちの他方が接地されている。このような分圧回路VD2では、抵抗R31と抵抗R32との接続点P31には、抵抗R31及び抵抗R32によって電源電圧VDDが分圧された後の電圧、すなわち、リファレンス電圧VRが現われる。
【0086】
ボルテージフォロワA2の非反転端子には、このような分圧回路VD2の接続点P31が接続されている。このため、ボルテージフォロワA2の出力端子からは、リファレンス電圧VRが出力される。また、当該出力端子は、前述の計装アンプA1のリファレンス入力端子に接続されている。当該リファレンス入力端子と接続点P31との間にボルテージフォロワA2が設けられている理由は、ボルテージフォロワA2の入力インピーダンスによって接続点P31において電圧降下が起きないようにするためである。
【0087】
ここで、前述した通り、接続状態において、制御部111には、計装アンプA1の出力端子から出力電圧Vdfが供給される。制御部111は、供給された出力電圧Vdfに基づいて、第2補正係数を算出する。第2補正係数は、第2補正係数をHC2によって示すと、以下の式(7)及び式(8)によって算出することができる。
【0088】
HC2=(1.00/MX)×(Vdf−(VDD/2))+1.00 …(7)
MX=A×VDD×(第2分圧比) …(8)
【0089】
上記の式(7)及び式(8)は、第2分圧比に対する第1分圧比のばらつきに基づいて作ることができる。これは、出力電圧Vdfのばらつきが、上記の式(2)〜式(6)を見て分かる通り、第2分圧比に対する第1分圧比のばらつきによって生じるからである。なお、第2分圧比に対する第1分圧比のばらつきは、以下の式(9)〜式(11)に示す分圧比ばらつき比によって表される。
【0090】
(分圧比ばらつき比)=(第1分圧比)/(第2分圧比) …(9)
(分圧比ばらつき比最大値)=(第1分圧比の最大値)/(第2分圧比) …(10)
(分圧比ばらつき比最小値)=(第1分圧比の最小値)/(第2分圧比) …(11)
【0091】
ここで、第1分圧比が第2分圧比よりも大きい場合、第1検出電圧V−は、第2検出電圧V+よりも大きくなる。このため、計装アンプA1から出力される出力電圧Vdfは、当該場合、VDD/2よりも小さくなる。このような事情から、第2補正係数HC2は、1.00より小さい値となるはずである。一方、第1分圧比が第2分圧比よりも小さい場合、第1検出電圧V−は、第2検出電圧V+よりも小さくなる。このため、計装アンプA1から出力される出力電圧Vdfは、当該場合、VDD/2よりも大きくなる。このような事情から、第2補正係数HC2は、1.00より大きい値となるはずである。以上のことから、第2補正係数HC2は、上記の式(7)及び式(8)によって表すことが妥当である。
【0092】
例えば、ΔRL=ΔRH=0.01であった場合、且つ、RL<<RHであった場合、第1検出電圧V−が2%程度、第2検出電圧V+からずれると考えられる。もし、抵抗値NRHが660kΩであり、且つ、抵抗値NRLが10kΩである場合、第2検出電圧V+は、およそ(0.0149×VDD)である。この場合、上記の式(7)及び式(8)は、増幅率を1000とすると、以下の式(9)のようになる。
【0093】
HC2=(0.02/(1.49×VDD))×(Vdf−(VDD/2))+1.00 …(9)
【0094】
以上のように、制御部111は、接続状態において、上記の式(7)及び式(8)と、供給された出力電圧Vdfと、供給された電源電圧VDDとに基づいて、第2補正係数HC2を算出する。制御部111は、算出した第2補正係数HC2を示す第2補正係数情報を、記憶部112に記憶させる。これにより、制御部111は、電圧センサ114が検出した電源電圧VMを第2補正係数HC2によって補正することができる。すなわち、制御部111は、第2補正係数情報を記憶部112に記憶させることにより、電圧センサ114の校正を完了する。
【0095】
ここで、制御部111は、電圧センサ114が検出した電源電圧VMの第2補正係数HC2による補正を、当該電源電圧VMに第2補正係数HC2を乗じることによって行う。これにより、制御部111は、電圧センサ114の校正を行わない場合と比較して、当該電源電圧VMに基づいて算出される値を精度よく算出することができる。すなわち、制御回路11は、電圧センサ114についての個体差を小さくすることができる。また、この一例において、電圧センサ114の校正は、制御回路11を校正回路12と接続させることによって自動的に行われる。すなわち、制御回路11は、電圧センサ114の校正を行うために必要な作業工程を、制御回路11を校正回路12に接続する工程のみにすることができる。その結果、制御回路11は、製造コストの増大を抑制しつつ、電圧センサ114についての個体差を小さくすることができる。換言すると、制御回路11は、製造コストの増大を抑制しつつ、制御回路11の個体差を小さくすることができる。
【0096】
ステップS140の処理が行われた後、制御部111は、ステップS140の処理によって電圧センサ114の校正に失敗したか否かを判定する(ステップS150)。ここで、ステップS150の処理について説明する。
【0097】
制御部111は、前述の第2補正係数HC2が、例えば、所定の第2範囲内に含まれる値である場合、ステップS140において電圧センサ114の校正に成功したと判定する。一方、制御部111は、第2補正係数HC2が、第2範囲内に含まれない値である場合、ステップS140において電圧センサ114の校正に失敗したと判定する。第2範囲は、例えば、上記の式(10)によって算出される分圧比ばらつき比最大値から、上記の式(11)によって算出される分圧比ばらつき比最小値の範囲である。これにより、制御部111は、ステップS140の処理によって、例えば、電圧センサ114が不良品であるか否かを判定することができる。何故なら、第2範囲が当該範囲として決定された場合、第2補正係数HC2が第2範囲内に含まれない値であることは、抵抗R11及び抵抗R12それぞれの抵抗値がノミナル値から許容されないほどずれていることを意味するからである。なお、第2範囲は、当該範囲として決定される構成に代えて、他の方法によって決定される構成であってもよい。また、第2範囲は、分圧比ばらつき比最大値から分圧比ばらつき比最小値の範囲よりも狭い範囲であってもよく、分圧比ばらつき比最大値から分圧比ばらつき比最小値の範囲よりも広い範囲であってもよい。
【0098】
制御部111は、ステップS140の処理によって電圧センサ114の校正に失敗したと判定した場合(ステップS150−YES)、ステップS190に遷移し、当該校正に失敗したことを示す情報を表示部124に表示させ、処理を終了する。より具体的には、実施形態において、制御部111は、当該場合、当該情報を示す明滅パターンの光を表示部124に表示させる。
【0099】
一方、制御部111は、ステップS140の処理によって電圧センサ114の校正に成功したと判定した場合(ステップS150−NO)、電流センサ115の校正を行う(ステップS160)。ここで、ステップS160の処理について詳しく説明する。
【0100】
制御部111は、電流センサ校正回路123を制御し、電流センサ115の校正を行う。より具体的には、制御部111は、電流センサ校正回路123を制御し、互いに大きさの異なる複数の電流を電流センサ校正回路123から電流センサ115へ出力させる。そして、制御部111は、電流センサ115による当該複数の電流それぞれの検出結果に基づいて、電流センサ115の校正を行う。制御部111は、このような処理を、ステップS160の処理として行う。しかしながら、ステップS160の処理は、電流センサ115の回路構成と、電流センサ校正回路123の回路構成とに応じて処理の内容が異なる。以下では、一例として、電流センサ115の回路構成と電流センサ校正回路123の回路構成とがそれぞれ図5に示すような回路構成である場合におけるステップS160の処理について説明する。図5は、電流センサ115の回路構成と、電流センサ校正回路123の回路構成とのそれぞれを例示する図である。なお、図5では、図が煩雑になるのを防ぐため、制御回路11が備える機能部のうち制御部111及び電流センサ115以外の機能部を省略している。また、図5では、図が煩雑になるのを防ぐため、校正回路12が備える機能部のうち電流センサ校正回路123以外の機能部を省略している。
【0101】
電流センサ115は、供給された電流を電圧に変換する。制御部111は、このようにして電流センサ115により変換された電圧に基づいて、電流センサ115に供給された電流の電流値を算出することができる。
【0102】
電流センサ115は、シャント抵抗である抵抗R41と、高周波ノイズを除去するフィルタとして機能する抵抗R42及びコンデンサC41とを有する。抵抗R41が有する端子のうちの一方は、抵抗R42が有する端子のうちの一方と接続されている。抵抗R41が有する端子のうちの他方は、制御回路11のグラウンドに接地されている。また、抵抗R41とグラウンドとの接続点P41は、接続状態において、校正回路12のグラウンドに接地される。これにより、制御回路11と校正回路12のグラウンド電位は、共通化(又はほぼ共通化)される。抵抗R42が有する端子のうちの他方は、コンデンサC41が有する端子のうちの一方と接続されている。コンデンサC41が有する端子のうちの他方は、制御回路11のグラウンドに接地されている。抵抗R41とコンデンサC41との接続点P42は、制御部111が有する複数のA/Dコンバータのうちの1つと接続されている。抵抗R41と抵抗R42との接続点P43は、接続状態において、電流センサ校正回路123から電流が出力される出力端子と接続される。
【0103】
電流センサ115は、このような回路構成により、接続点P43に供給された電流を電圧に変換する。なお、図5では、図が煩雑になるのを防ぐため、制御回路11内において接続点P43に電流を供給する回路構成については、省略している。
【0104】
電流センサ校正回路123は、接続状態において、制御部111による制御に応じて、互いに電流値が異なる複数の電流のそれぞれを順に電流センサ115に出力する。以下では、一例として、当該複数の電流が、4つの電流である場合について説明する。以下では、一例として、当該4つの電流のそれぞれの電流値の組み合わせが、0A、0.1A、0.2A、0.3Aである場合について説明する。なお、当該4つの電流のそれぞれの電流値の組み合わせは、これらに代えて、他の電流値の組み合わせであってもよい。
【0105】
電流センサ校正回路123は、第1回路X1と、第2回路X2と、第3回路X3と、第4回路X4を備える。
【0106】
第1回路X1は、制御部111による制御に応じて、互いに電圧値が異なる2つの電圧を出力する。図5に示した例では、第1回路X1は、当該制御に応じて、0V又は5Vのいずれかの電圧を出力する。なお、第1回路X1が当該制御に応じて出力する2つの電圧それぞれの電圧値の組み合わせは、他の電圧値の組み合わせであってもよい。
【0107】
第1回路X1は、トランジスタT51と、インバータI51と、抵抗R51と、電界効果トランジスタF51と、電界効果トランジスタF52を備える。
【0108】
トランジスタT51は、第1回路X1から0Vを出力するか、第1回路X1から5Vを出力するかを切り替えるスイッチとして機能する。トランジスタT51は、例えば、NPN型のトランジスタである。第1回路X1は、トランジスタT51のベース端子に0Vが供給されている場合、5Vを出力する。一方、第1回路X1は、トランジスタT51のベース端子に5Vが供給されている場合、0Vを出力する。ここで、以下では、説明の便宜上、制御部111から出力される0Vの電圧を、Lレベルの電圧と称して説明する。以下では、説明の便宜上、制御部111から出力される5Vの電圧を、Hレベルの電圧と称して説明する。なお、トランジスタT51は、リレースイッチ等の他のスイッチング素子であってもよい。
【0109】
トランジスタT51のベース端子は、第1回路X1の入力端子と接続されている。当該入力端子は、接続状態において、制御部111が有する複数の出力端子のうちの1つと接続される。これにより、制御部111は、トランジスタT51のエミッタ端子と、トランジスタT51のコレクタ端子との間の導通を制御することができる。
【0110】
トランジスタT51のエミッタ端子は、校正回路12のグラウンドに接地されている。トランジスタTのコレクタ端子は、抵抗R51が有する端子のうちの一方と接続されている。抵抗R51が有する端子のうちの他方には、直流電源回路125が生成する電圧VXが供給されている。電圧VXは、例えば、5Vである。なお、図5に示した「+5V」は、電圧VXを示す。また、電圧VXは、5Vに代えて、5Vより低い電圧値の電圧であってもよく、5Vより高い電圧値の電圧であってもよい。
【0111】
トランジスタT51と抵抗R51との接続点P51は、インバータI51の入力端子に接続されている。
【0112】
インバータI51は、NOTゲートである。インバータI51の出力端子と、第1回路X1の出力端子との間には、電界効果トランジスタF51と電界効果トランジスタF52とが並列に接続されている。
【0113】
電界効果トランジスタF51は、P型の電界効果トランジスタである。また、電界効果トランジスタF52は、N型の電界効果トランジスタである。なお、電界効果トランジスタF51は、N型の電界効果トランジスタであってもよい。この場合、電界効果トランジスタF52は、P型の電界効果トランジスタである。
【0114】
電界効果トランジスタF51のゲート端子と、電界効果トランジスタF52のゲート端子とはそれぞれ、インバータI51の出力端子と接続されている。電界効果トランジスタF51のソース端子には、電圧VXが供給されている。電界効果トランジスタF51のドレイン端子は、電界効果トランジスタF52のドレイン端子と接続されている。電界効果トランジスタF52のソース端子は、校正回路12のグラウンドに接地されている。電界効果トランジスタF51のドレイン端子と、電界効果トランジスタF52のドレイン端子との接続点P52は、第1回路X1の出力端子と接続されている。
【0115】
ここで、以下では、説明の便宜上、トランジスタT51のベース端子にLレベルの電圧が制御部111から供給されている状態のことを、トランジスタT51の状態がオフ状態であると称して説明する。以下では、説明の便宜上、トランジスタT51のベース端子にHレベルの電圧が制御部111から供給されている状態のことを、トランジスタT51の状態がオン状態であると称して説明する。以下では、説明の便宜上、電界効果トランジスタF51のゲート端子に0Vの電圧が供給されている状態のことを、電界効果トランジスタF51の状態がオン状態であると称して説明する。以下では、説明の便宜上、電界効果トランジスタF51のゲート端子に5Vの電圧が供給されている状態のことを、電界効果トランジスタF51の状態がオフ状態であると称して説明する。以下では、説明の便宜上、電界効果トランジスタF52のゲート端子に0Vの電圧が供給されている状態のことを、電界効果トランジスタF52の状態がオフ状態であると称して説明する。以下では、説明の便宜上、電界効果トランジスタF52のゲート端子に5Vの電圧が供給されている状態のことを、電界効果トランジスタF52の状態がオン状態であると称して説明する。
【0116】
トランジスタT51の状態がオフ状態である場合、電界効果トランジスタF51の状態は、オン状態である。また、当該場合、電界効果トランジスタF52の状態は、オフ状態である。これらのため、第1回路X1の出力端子からは、当該場合、5Vの電圧が出力される。
【0117】
一方、トランジスタT51の状態がオン状態である場合、電界効果トランジスタF51の状態は、オフ状態である。また、当該場合、電界効果トランジスタF52の状態は、オン状態である。これらのため、第1回路X1の出力端子からは、当該場合、0Vの電圧が出力される。
【0118】
第2回路X2は、制御部111による制御に応じて、互いに電圧値が異なる2つの電圧を出力する。図5に示した例では、第2回路X2は、当該制御に応じて、0V又は5Vのいずれかの電圧を出力する。なお、第2回路X2が当該制御に応じて出力する2つの電圧それぞれの電圧値の組み合わせは、他の電圧値の組み合わせであってもよい。
【0119】
第2回路X2は、トランジスタT61と、インバータI61と、抵抗R61と、電界効果トランジスタF61と、電界効果トランジスタF62を備える。
【0120】
トランジスタT61は、第2回路X2から0Vを出力するか、第2回路X2から5Vを出力するかを切り替えるスイッチとして機能する。トランジスタT61は、例えば、NPN型のトランジスタである。第2回路X2は、トランジスタT61のベース端子に0Vが供給されている場合、5Vを出力する。一方、第2回路X2は、トランジスタT61のベース端子に5Vが供給されている場合、0Vを出力する。なお、トランジスタT61は、リレースイッチ等の他のスイッチング素子であってもよい。
【0121】
トランジスタT61のベース端子は、第2回路X2の入力端子と接続されている。当該入力端子は、接続状態において、制御部111が有する複数の出力端子のうちの1つと接続される。これにより、制御部111は、トランジスタT61のエミッタ端子と、トランジスタT61のコレクタ端子との間の導通を制御することができる。
【0122】
トランジスタT61のエミッタ端子は、校正回路12のグラウンドに接地されている。トランジスタTのコレクタ端子は、抵抗R61が有する端子のうちの一方と接続されている。抵抗R61が有する端子のうちの他方には、直流電源回路125が生成する電圧VXが供給されている。
【0123】
トランジスタT61と抵抗R61との接続点P61は、インバータI61の入力端子に接続されている。
【0124】
インバータI61は、NOTゲートである。インバータI61の出力端子と、第2回路X2の出力端子との間には、電界効果トランジスタF61と電界効果トランジスタF62とが並列に接続されている。
【0125】
電界効果トランジスタF61は、P型の電界効果トランジスタである。また、電界効果トランジスタF62は、N型の電界効果トランジスタである。なお、電界効果トランジスタF61は、N型の電界効果トランジスタであってもよい。この場合、電界効果トランジスタF62は、P型の電界効果トランジスタである。
【0126】
電界効果トランジスタF61のゲート端子と、電界効果トランジスタF62のゲート端子とはそれぞれ、インバータI61の出力端子と接続されている。電界効果トランジスタF61のソース端子には、電圧VXが供給されている。電界効果トランジスタF61のドレイン端子は、電界効果トランジスタF62のドレイン端子と接続されている。電界効果トランジスタF62のソース端子は、校正回路12のグラウンドに接地されている。電界効果トランジスタF61のドレイン端子と、電界効果トランジスタF62のドレイン端子との接続点P62は、第2回路X2の出力端子と接続されている。
【0127】
ここで、以下では、説明の便宜上、トランジスタT61のベース端子にLレベルの電圧が制御部111から供給されている状態のことを、トランジスタT61の状態がオフ状態であると称して説明する。以下では、説明の便宜上、トランジスタT61のベース端子にHレベルの電圧が制御部111から供給されている状態のことを、トランジスタT61の状態がオン状態であると称して説明する。以下では、説明の便宜上、電界効果トランジスタF61のゲート端子に0Vの電圧が供給されている状態のことを、電界効果トランジスタF61の状態がオン状態であると称して説明する。以下では、説明の便宜上、電界効果トランジスタF61のゲート端子に5Vの電圧が供給されている状態のことを、電界効果トランジスタF61の状態がオフ状態であると称して説明する。以下では、説明の便宜上、電界効果トランジスタF62のゲート端子に0Vの電圧が供給されている状態のことを、電界効果トランジスタF62の状態がオフ状態であると称して説明する。以下では、説明の便宜上、電界効果トランジスタF62のゲート端子に5Vの電圧が供給されている状態のことを、電界効果トランジスタF62の状態がオン状態であると称して説明する。
【0128】
トランジスタT61の状態がオフ状態である場合、電界効果トランジスタF61の状態は、オン状態である。また、当該場合、電界効果トランジスタF62の状態は、オフ状態である。これらのため、第2回路X2の出力端子からは、当該場合、5Vの電圧が出力される。
【0129】
一方、トランジスタT61の状態がオン状態である場合、電界効果トランジスタF61の状態は、オフ状態である。また、当該場合、電界効果トランジスタF62の状態は、オン状態である。これらのため、第2回路X2の出力端子からは、当該場合、0Vの電圧が出力される。
【0130】
第3回路X3は、分圧によって、第1回路X1から出力された電圧と、第2回路X2から出力された電圧とに応じた電圧を出力する。
【0131】
第3回路X3は、抵抗R71と、抵抗R72と、抵抗R73と、抵抗R74を備える。
【0132】
抵抗R71が有する端子のうちの一方は、第1回路X1の出力端子と接続されている。抵抗R71が有する端子のうちの他方は、抵抗R73が有する端子のうちの一方と接続されている。抵抗R73が有する端子のうちの他方には、電圧VXが供給されている。抵抗R71と抵抗R73との接続点P71は、抵抗R74が有する端子のうちの一方と接続されている。抵抗R74が有する端子のうちの他方は、抵抗R72が有する端子のうちの一方と接続されている。抵抗R72が有する端子のうちの他方は、第2回路X2の出力端子と接続されている。抵抗R74と抵抗R72との接続点P72は、第3回路X3の出力端子と接続されている。
【0133】
第3回路X3は、このように接続された4つの抵抗(すなわち、抵抗R71〜抵抗R74)により、第1回路X1から出力された電圧と、第2回路X2から出力された電圧とに応じた電圧を出力する。
【0134】
例えば、第1回路X1から出力された電圧の電圧値が5Vであり、且つ、第2回路X2から出力された電圧の電圧値が5Vである場合、第3回路X3は、5Vの電圧を出力する。換言すると、トランジスタT51の状態がオフ状態であり、且つ、トランジスタT61の状態がオフ状態である場合、第3回路X3は、5.00Vの電圧を出力する。
【0135】
また、例えば、第1回路X1から出力された電圧の電圧値が0Vであり、且つ、第2回路X2から出力された電圧の電圧値が5Vである場合、第3回路X3は、3.75Vの電圧を出力する。換言すると、トランジスタT51の状態がオン状態であり、且つ、トランジスタT61の状態がオフ状態である場合、第3回路X3は、3.75Vの電圧を出力する。
【0136】
また、例えば、第1回路X1から出力された電圧の電圧値が5Vであり、且つ、第2回路X2から出力された電圧の電圧値が0Vである場合、第3回路X3は、2.50Vの電圧を出力する。換言すると、トランジスタT51の状態がオフ状態であり、且つ、トランジスタT61の状態がオン状態である場合、第3回路X3は、2.50Vの電圧を出力する。
【0137】
また、例えば、第1回路X1から出力された電圧の電圧値が0Vであり、且つ、第2回路X2から出力された電圧の電圧値が0Vである場合、第3回路X3は、1.25Vの電圧を出力する。換言すると、トランジスタT51の状態がオン状態であり、且つ、トランジスタT61の状態がオン状態である場合、第3回路X3は、1.25Vの電圧を出力する。
【0138】
第4回路X4は、第3回路X3から出力された電圧に応じて互いに電流値の異なる4つの電流を出力する。
【0139】
第4回路X4は、ボルテージフォロワA3と、オペアンプA4と、抵抗R81と、抵抗R82と、ダーリントントランジスタDTを備える。
【0140】
ボルテージフォロワA3の非反転入力端子は、第4回路X4の入力端子と接続されている。当該入力端子は、第3回路X3の出力端子と接続されている。ボルテージフォロワA3の出力端子は、オペアンプA4の非反転入力端子と接続されている。オペアンプA4の反転入力端子は、抵抗R81が有する端子のうちの一方と接続されている。抵抗R81が有する端子のうちの他方には、電圧VXが供給されている。当該反転入力端子と抵抗R81との接続点P81は、ダーリントントランジスタDTのコレクタ端子と接続されている。ダーリントントランジスタDTのベース端子は、抵抗R82が有する端子のうちの一方と接続されている。抵抗R82が有する端子のうちの他方は、オペアンプA4の出力端子と接続されている。ダーリントントランジスタDTのエミッタ端子は、第4回路X4の出力端子と接続されている。そして、当該出力端子は、電流センサ校正回路123の出力端子と接続されている。また、当該出力端子は、接続状態において、電流センサ115の接続点P43と接続される。
【0141】
第4回路X4は、このような回路構成により、第3回路X3から出力される電圧に応じた電流を、ダーリントントランジスタDTのベース端子に入力する。これにより、第4回路X4は、当該電圧に応じて、互いに電流値の異なる4つの電流を出力することができる。当該4つの電流それぞれの電流値は、抵抗R81の抵抗値によって調整することができる。以下では、一例として、当該4つの電流それぞれの電流値の組み合わせが、0.0A、0.1A、0.2A、0.3Aである場合について説明する。なお、当該4つの電流それぞれの電流値の組み合わせは、他の組み合わせであってもよい。
【0142】
電流センサ115及び電流センサ校正回路123の回路構成は、以上のような回路構成である。このため、制御部111は、電流センサ校正回路123を制御し、互いに大きさの異なる4つの電流を電流センサ校正回路123から電流センサ115へ出力させることができる。
【0143】
ここで、制御部111は、第1回路X1及び第2回路X2のそれぞれへ出力した電圧に基づいて、第4回路X4から電流センサ115に出力された電流の電流値を特定できる。そこで、制御部111は、第1回路X1及び第2回路X2のそれぞれへ出力した電圧に基づいて、第4回路X4から電流センサ115に出力された電流の電流値を第1電流値として特定する。また、制御部111は、当該電流が電流センサ115に出力された場合において電流センサ115により検出された電流の電流値を第2電流値として特定する。そして、第1電流値と第2電流値との組み合わせを記憶部112に記憶させる。すなわち、当該組み合わせに含まれる第1電流値及び第2電流値は、互いに対応付けられた電流値である。制御部111は、このような第1電流値と第2電流値との組み合わせの記憶を、第1回路X1及び第2回路X2のそれぞれへ電圧を出力する毎に行う。すなわち、制御部111は、この一例において、このような第1電流値と第2電流値との組み合わせの記憶を、4回繰り返す。
【0144】
ここで、ある第2電流値を補正する処理は、当該第2電流値が補正された後の電流値を、当該第2電流値に対応付けられた第1電流値と一致又はほぼ一致させる処理である。このため、制御部111は、記憶させた4つの組み合わせに基づく最小二乗法により、電流センサ115により検出された電流の電流値を補正する補正式を算出する。具体的には、制御部111は、記憶させた4つの組み合わせに基づく最小二乗法により、図6に示したような一次関数の傾きと切片とのそれぞれを算出する。図6は、第1電流値と第2電流値との対応関係をプロットしたグラフの一例を示す図である。
【0145】
図6に示したグラフの縦軸は、第1電流値を示す。当該グラフの横軸は、第2電流値を示す。当該グラフにプロットされた4つの点は、制御部111により記憶部112に記憶された4つの組み合わせのそれぞれに含まれる第2電流値に対応付けられた第1電流値を示す点の一例を示す。制御部111は、例えば、これら4つの点に基づく最小二乗法により、当該グラフに示した直線FNC1の傾きと切片とを算出する。直線FNC1は、これら4つの点と最小二乗法とに基づく回帰直線の一例を示す。制御部111は、このような直線FNC1の傾きと切片とを示す情報を、補正式を示す補正式情報を記憶部112に記憶させる。この一例において、制御部111は、電流センサ115により何らかの電流の電流値が検出された場合、検出された電流値に当該傾きを乗算し、乗算した値に当該切片を加算した値を算出することができる。当該値は、当該電流値に補正を行った後の電流値である。換言すると、制御部111は、当該補正式情報を記憶部112に記憶させることにより、電流センサ115により検出された電流の電流値の補正を行うことができる。すなわち、制御部111は、当該補正式情報を記憶部112に記憶させることにより、電流センサ115の校正を完了する。なお、最小二乗法による回帰直線の算出方法については、既知であるため、説明を省略する。また、制御部111は、最小二乗法に代えて、他の回帰直線を算出する方法を用いて当該4つの点に基づく回帰直線を算出する構成であってもよい。
【0146】
以上のように、制御部111は、電流センサ115の校正を行う。これにより、制御部111は、電流センサ115の校正を行わない場合と比較して、電流センサ115により検出された電流の電流値と、電流センサ115に供給された電流の実際の電流値との差分を小さくすることができる。換言すると、制御部111は、当該場合と比較して、電流センサ115により検出された電流の電流値の誤差を小さくすることができる。すなわち、制御回路11は、電流センサ115についての個体差を小さくすることができる。また、この一例において、電流センサ115の校正は、制御回路11を校正回路12と接続させることによって自動的に行われる。すなわち、制御回路11は、電流センサ115の校正を行うために必要な作業工程を、制御回路11を校正回路12に接続する工程のみにすることができる。その結果、制御回路11は、製造コストの増大を抑制しつつ、電流センサ115についての個体差を小さくすることができる。換言すると、制御回路11は、製造コストの増大を抑制しつつ、制御回路11の個体差を小さくすることができる。
【0147】
ステップS160の処理が行われた後、制御部111は、ステップS160の処理によって電流センサ115の校正に失敗したか否かを判定する(ステップS170)。ここで、ステップS170の処理について説明する。
【0148】
制御部111は、例えば、記憶部112に記憶させた4つの組み合わせのうち、第1電流値と第2電流値との差が最も大きい組み合わせを特定する。制御部111は、特定した組み合わせに含まれる第1電流値に対する第2電流値のずれの割合が、所定の閾値以上である場合、電流センサ115の校正に失敗したと判定する。一方、制御部111は、当該割合が、所定の閾値未満である場合、電流センサ115の校正に成功したと判定する。なお、制御部111は、算出した補正式の傾き、切片等に基づいて判定する方法等の他の方法により、電流センサ115の校正に失敗したか否かを判定する構成であってもよい。
【0149】
制御部111は、ステップS160の処理によって電流センサ115の校正に失敗したと判定した場合(ステップS170−YES)、ステップS190に遷移し、当該校正に失敗したことを示す情報を表示部124に表示させ、処理を終了する。より具体的には、実施形態において、制御部111は、当該場合、当該情報を示す明滅パターンの光を表示部124に表示させる。
【0150】
一方、制御部111は、ステップS160の処理によって電流センサ115の校正に成功したと判定した場合(ステップS170−NO)、制御回路11の校正に成功したことを示す情報を表示部124に表示させ(ステップS180)、処理を終了する。より具体的には、実施形態において、制御部111は、当該場合、当該情報を示す明滅パターンの光を表示部124に表示させる。
【0151】
なお、上記において説明した表示部124に表示される明滅パターンについて、第1クロック113の校正に失敗したことを示す明滅パターンと、電圧センサ114の校正に失敗したことを示す明滅パターンと、電流センサ115の校正に失敗したことを示す明滅パターンとは、互いに異なるパターンであってもよい。これにより、制御回路11は、第1クロック113、電圧センサ114、電流センサ115のうちのいずれの校正に失敗したかを報せることができる。
【0152】
また、上記において説明したフローチャートの処理において、ステップS120とステップS140とステップS160とのそれぞれは、図2に示した順と異なる順に実行されてもよく、並列に実行されてもよい。ただし、これらの場合であっても、ステップS120の処理が行われた後には、ステップS130の処理が実行される。また、当該場合であっても、ステップS140の処理が行われた後には、ステップS150の処理が実行される。また、当該場合であっても、ステップS160の処理が行われた後には、ステップS170の処理が実行される。
【0153】
<制御回路が第1クロック周波数を補正する処理>
以下、図7を参照し、制御回路11が第1クロック周波数を補正する処理について説明する。図7は、制御回路11が第1クロック周波数を補正する処理の流れの一例を示す図である。制御部111は、第1クロック信号の第1クロック周波数を用いる処理を行う場合、図7に示したフローチャートの処理を行い、補正された後の第1クロック周波数を用いて当該処理を行う。
【0154】
制御部111は、記憶部112に予め記憶された第1補正係数情報を記憶部112から読み出す(ステップS210)。
【0155】
次に、制御部111は、ステップS210において読み出した第1補正係数情報が示す第1補正係数を、第1クロック信号の第1クロック周波数に乗算した値を、補正された後の第1クロック周波数として算出し(ステップS220)、処理を終了する。
【0156】
以上のように、制御部111は、第1クロック周波数を補正する。これにより、制御部111は、第1クロック周波数を用いて行う制御の精度を向上させることができる。
【0157】
<制御回路が電圧センサにより検出された電圧の電圧値を補正する処理>
以下、図8を参照し、制御回路11が電圧センサ114により検出された電圧の電圧値を補正する処理について説明する。図8は、制御回路11が電圧センサ114により検出された電圧の電圧値を補正する処理の流れの一例を示す図である。制御部111は、電圧センサ114により検出された電圧の電圧値を用いる処理を行う場合、図8に示したフローチャートの処理を行い、補正された後の当該電圧値を用いて当該処理を行う。
【0158】
制御部111は、記憶部112に予め記憶された第2補正係数情報を記憶部112から読み出す(ステップS310)。
【0159】
次に、制御部111は、ステップS310において読み出した第2補正係数情報が示す第2補正係数を、電圧センサ114により検出された電圧の電圧値に乗算した値を、補正された後の当該電圧値として算出し(ステップS320)、処理を終了する。
【0160】
以上のように、制御部111は、電圧センサ114により検出された電圧の電圧値を補正する。これにより、制御部111は、電圧センサ114により検出された電圧の電圧値を用いて行う制御の精度を向上させることができる。この一例では、当該電圧は、電源電圧VMであった。すなわち、この一例では、制御部111は、電圧センサ114により検出された電源電圧VMの電圧値を用いて行う制御の精度を向上させることができる。
【0161】
<制御回路が電流センサにより検出された電流の電流値を補正する処理>
以下、図9を参照し、制御回路11が電流センサ115により検出された電流の電流値を補正する処理について説明する。図9は、制御回路11が電流センサ115により検出された電流の電流値を補正する処理の流れの一例を示す図である。制御部111は、電流センサ115により検出された電流の電流値を用いる処理を行う場合、図9に示したフローチャートの処理を行い、補正された後の当該電流値を用いて当該処理を行う。
【0162】
制御部111は、記憶部112に予め記憶された補正式情報を記憶部112から読み出す(ステップS410)。
【0163】
次に、制御部111は、ステップS410において読み出した補正式情報が示す補正式の傾きを、電流センサ115により検出された電流の電流値に乗算した値を算出する。制御部111は、算出した当該値に当該補正式の切片を加算した値を、補正された後の当該電流値として算出し(ステップS420)、処理を終了する。
【0164】
以上のように、制御部111は、電流センサ115により検出された電流の電流値を補正する。これにより、制御部111は、電流センサ115により検出された電流の電流値を用いて行う制御の精度を向上させることができる。
【0165】
<制御回路の校正によるモータMの回転速度の誤差の減少>
以下、校正が行なわれた後の制御回路11によって駆動されるモータMの回転速度の誤差の減少について説明する。
【0166】
図10は、モータMのトルク目標値と回転速度誤差率との関係の一例を示す図である。ここで、モータMのトルク目標値は、制御部111がフィードバック制御によってモータMのトルクを近づける目標となる値のことである。回転速度誤差率は、以下の式(12)によって定義される値である。
【0167】
(回転速度誤差率)=((回転速度の計算値)−(回転速度の実測値))/(回転速度の実測値) …(12)
【0168】
上記の式(12)において、回転速度の計算値は、制御部111が第1クロック周波数に基づいて制御部111により算出されたモータMの回転速度のことである。式(12)において、回転速度の実測値は、モータMの回転速度を測定するセンサから検出された値に基づいて制御部111により特定されたモータMの回転速度のことである。すなわち、回転速度誤差率は、回転速度の実測値と回転速度の計算値との間のずれの、回転速度の実測値に対する割合を示す。
【0169】
図10に示したグラフの横軸は、トルク目標値を示す。当該グラフの縦軸は、回転速度誤差率を示す。
【0170】
図10に示したグラフの折れ線LC1は、校正が行なわれる前の制御回路11によりモータMを制御させた場合における複数のトルク目標値と回転速度誤差率との関係を示す。ただし、折れ線LC1の各プロットは、複数の制御回路11について当該関係を測定した場合における平均値を示している。なお、当該場合において、モータMは、同一のものが使用されている。図10に示したように、当該場合、回転速度誤差率は、変化させたトルク目標値の全域に亘って、−1.4%から−2.0%程度の範囲内に含まれる値を取ることが分かる。
【0171】
一方、図10に示したグラフの折れ線LC2は、校正が行なわれた後の制御回路11によりモータMを制御させた場合における複数のトルク目標値と回転速度誤差率との関係を示す。ただし、折れ線LC2の各プロットは、複数の制御回路11について当該関係を測定した場合における平均値を示している。図10に示したように、当該場合、回転速度誤差率は、変化させたトルク目標値の全域に亘って、ほぼ0であることが分かる。これは、校正が行なわれた後の制御回路11が、トルク目標値の大きさにかかわらず、所望の回転速度でモータMを回転させることができることを示している。換言すると、これは、製造される個々の制御回路11にこのような校正を行うことにより、制御回路11の製造者が、モータMの回転速度の制御について、個々の制御回路11の個体差を小さくすることができることを示している。
【0172】
一方、図11は、モータMのトルク目標値と回転速度のばらつきとの関係の一例を示す図である。ここで、図11では、回転速度のばらつきを、複数の制御回路11のそれぞれにモータMの駆動を制御させた場合における回転速度の標準偏差の3倍の値によって示している。ただし、当該場合において、モータMは、同一のものが使用されている。
【0173】
図11に示したグラフの横軸は、トルク目標値を示す。当該グラフの縦軸は、回転速度の標準偏差の3倍の値を示す。以下では、説明の便宜上、図11に示したように、回転速度の標準偏差の3倍の値を、回転速度3σと称して説明する。
【0174】
図11に示したグラフの折れ線LC3は、校正が行なわれる前の制御回路11によりモータMを制御させた場合における複数のトルク目標値と回転速度3σとの関係を示す。なお、当該場合において、モータMは、同一のものが使用されている。図11に示したように、当該場合、回転速度3σは、トルク目標値を大きくするほど大きくなることが分かる。これはすなわち、校正が行なわれる前の制御回路11は、個体差が大きく、且つ、トルク目標値を大きくするほど個体差も大きくなることを示している。
【0175】
一方、図11に示したグラフの折れ線LC4は、校正が行なわれた後の制御回路11によりモータMを制御させた場合における複数のトルク目標値と回転速度3σとの関係を示す。図11に示したように、当該場合、回転速度3σは、変化させたトルク目標値の全域に亘って、ほぼ変化しないことが分かる。また、当該場合、回転速度3σは、変化させたトルク目標値のほぼ全域に亘って、校正が行なわれる前の制御回路11によりモータMを制御させた場合における回転速度3σよりも小さい。これは、校正が行なわれた後の制御回路11の個体差が減少していることを示している。すなわち、これは、製造される個々の制御回路11にこのような校正を行うことにより、制御回路11の製造者が、モータMの回転速度の制御について、個々の制御回路11の個体差を小さくすることができることを示している。
【0176】
<制御回路の電源電圧の検出誤差の減少>
以下、校正が行なわれた後の制御回路11の電源電圧VMの検出誤差の減少について説明する。
【0177】
図12は、電源電圧VMを複数の制御回路11に検出させた場合において検出された電圧の電圧値と、各電圧値を検出した制御回路11の個数との関係を表すヒストグラムの一例を示す図である。図12に示したヒストグラムの縦軸は、制御回路11の個数を示す。当該ヒストグラムの横軸は、電源電圧VMの検出において電圧センサ114が検出した電圧値を示す。図12に示したハッチングH1のヒストグラムは、校正が行われる前の制御回路11についてのヒストグラムである。図12に示したハッチングH2のヒストグラムは、校正が行われた後の制御回路11についてのヒストグラムである。
【0178】
図12に示したように、複数の制御回路11は、校正が行われる前よりも校正が行なわれた後の方が、検出した電圧値のばらつきが小さい(換言すると、当該電圧値の分散が小さい)ことが分かる。これはすなわち、製造される個々の制御回路11にこのような校正を行うことにより、制御回路11の製造者が、制御回路11による電源電圧VMの検出について、個々の制御回路11の個体差を小さくすることができることを示している。
【0179】
<制御回路のバス電流の検出誤差の減少>
以下、校正が行なわれた後の制御回路11のバス電流の検出誤差の減少について説明する。
【0180】
図13は、バス電流を複数の制御回路11に検出させた場合において検出された電流の電流値と、各電流値を検出した制御回路11の個数との関係を表すヒストグラムを例示する図である。図13には、4つのトルク目標値のそれぞれについての当該ヒストグラムを示している。図13に示した(1)には、トルク目標値を10mNmとした場合における当該ヒストグラムを示している。図13に示した(2)には、トルク目標値を40mNmとした場合における当該ヒストグラムを示している。図13に示した(3)には、トルク目標値を90mNmとした場合における当該ヒストグラムを示している。図13に示した(4)には、トルク目標値を160mNmとした場合における当該ヒストグラムを示している。
【0181】
図13では、図12と同様に、ハッチングH1のヒストグラムによって、校正が行われる前の制御回路11についてのヒストグラムを示している。図13では、図12と同様に、ハッチングH2のヒストグラムによって、校正が行われた後の制御回路11についてのヒストグラムを示している。
【0182】
図13に示したように、複数の制御回路11は、トルク目標値を大きくするほど、校正が行われる前よりも校正が行なわれた後の方が、検出した電流値のばらつきが小さくなる(換言すると、当該電流値の分散が小さくなる)ことが分かる。これはすなわち、製造される個々の制御回路11にこのような校正を行うことにより、制御回路11の製造者が、制御回路11によるバス電流の検出について、個々の制御回路11の個体差を小さくすることができることを示している。
【0183】
<制御回路により制御されるモータMの回転速度のばらつきと風量のばらつきの減少>
以下、制御回路11により制御されるモータMの回転速度のばらつきと風量のばらつきの減少について説明する。
【0184】
図14は、複数の制御回路11に同一のモータMを制御させた場合における制御回路11の違いによるモータMの回転速度のばらつきと風量のばらつきとのそれぞれを例示する図である。
【0185】
図14に示したように、複数の制御回路11に同一のモータMを制御させた場合における制御回路11の違いによるモータMの回転速度のばらつきは、校正が行なわれる前よりも、校正が行なわれた後の方が小さくなっていることが分かる。例えば、トルク目標値が40mNmである場合における当該ばらつきは、校正が行なわれる前において586rpm〜622rpmの範囲でばらついている。一方、当該場合における当該ばらつきは、校正が行なわれた後において580rpm〜596rpmの範囲でばらついている。すなわち、当該場合における当該ばらつきは、校正が行なわれる前よりも、校正が行なわれた後の方が小さくなっている。このような傾向は、トルク目標値が90mNmである場合であっても、トルク目標値が160mNmである場合であっても変化していない。また、トルク目標値が90mNm以上である方が、当該ばらつきが小さくなっている割合は、トルク目標値が40mNmである場合と比較して、大きい。
【0186】
また、図14に示したように、複数の制御回路11に同一のモータMを制御させた場合における制御回路11の違いによるファンFの風量のばらつきは、校正が行なわれる前よりも、校正が行なわれた後の方が小さくなっていることが分かる。例えば、トルク目標値が40mNmである場合における当該ばらつきは、校正が行なわれる前において55.4CFM〜61.7CFMの範囲でばらついている。一方、当該場合における当該ばらつきは、校正が行なわれた後において57.4CFM〜62.6CFMの範囲でばらついている。すなわち、当該場合における当該ばらつきは、校正が行なわれる前よりも、校正が行なわれた後の方が小さくなっている。このような傾向は、トルク目標値が90mNmである場合であっても、トルク目標値が160mNmである場合であっても変化していない。また、トルク目標値が大きくなるほど、当該ばらつきが小さくなっている割合は、大きくなっている。
【0187】
以上のことから、実施形態において説明した制御回路11の校正が行われることにより、製造される個々の制御回路11の個体差は、小さくなることが分かる。すなわち、制御回路11は、製造コストの増大を抑制しつつ、個体差を小さくすることができる。
【0188】
また、制御回路11の校正を行うために必要な回路の一部を校正回路12が備えており、校正回路12の制御を行う機能を制御部111が有しているため、制御回路11及び校正回路12のそれぞれは、回路構成を簡素にすることができる。このことも、制御回路11の製造コストの低減に繋がるものである。
【0189】
<校正が行われる前の制御回路>
上記において説明した制御回路11は、制御回路11の校正が行われる前において、モータMの駆動の制御を行わない構成であってもよい。すなわち、制御部111は、制御回路11がモータMに接続された後、モータMの駆動を開始させる操作を受け付けた場合であっても、モータMの駆動を開始させない構成であってもよい。例えば、制御部111は、当該操作を受け付けた後、当該校正が行われた後か否かを判定する。制御部111は、当該校正が行なわれていると判定した場合、モータMの駆動を開始させる。一方、制御部111は、当該校正が行なわれていないと判定した場合、モータMの駆動を開始させない。これにより、制御回路11は、制御回路11の校正が行なわれる前の状態においてモータMの駆動の制御に用いられてしまうことを抑制することができる。
【0190】
制御部111は、このような判定を、例えば、制御部111が制御回路11の校正に成功したと判定した場合において、当該校正に成功したことを示す情報を記憶部112に記憶させることにより行うことができる。なお、制御部111は、当該判定を、他の方法によって行う構成であってもよい。
【0191】
以上のように、実施形態に係る制御装置(上記において説明した例では、制御回路11)は、対象となる装置(上記において説明した例では、モータM)を制御する制御回路であって、制御回路に接続される校正回路(上記において説明した例では、校正回路12)を制御する制御部(上記において説明した例では、制御部111)を備え、制御部は、制御回路が校正回路と接続された状態(上記において説明した例では、接続状態)において、予め決められた条件(上記において説明した例では、校正開始条件)が満たされた場合、校正回路を制御して制御回路の校正を行う。これにより、制御回路は、製造コストの増大を抑制しつつ、個体差を小さくすることができる。
【0192】
また、制御回路は、所定の第1クロック周波数の第1クロック信号を生成する第1クロック(上記において説明した例では、第1クロック113)を備え、制御回路の校正には、第1クロックの校正が含まれており、校正回路は、所定の第2クロック周波数の第2クロック信号を生成する第2クロック(第2クロック121C)を備え、制御部は、制御回路が校正回路と接続された状態において、予め決められた条件が満たされた場合、第2クロックから第2クロック信号を取得し、取得した第2クロック信号に基づいて、第1クロックの校正を行う、構成が用いられてもよい。
【0193】
また、制御回路では、制御部は、第2クロックから取得した第2クロック信号の1周期あたりの第1クロック信号のクロックパルス数計測値を第1実測値として算出し、第1クロック信号のクロック周波数が第1クロック周波数と一致している場合における第2クロック信号の1周期あたりの第1クロック信号のクロックパルス数計測値を第1ノミナル値として特定し、算出した第1実測値を、特定した第1ノミナル値によって除した値を第1補正係数として算出し、算出した第1補正係数に基づいて、第1クロックの校正を行う、構成が用いられてもよい。
【0194】
また、制御回路は、電圧センサ(上記において説明した例では、電圧センサ114)を備え、電圧センサは、供給された電圧(上記において説明した例では、電源電圧VM、電源電圧VDD)を分圧する第1分圧回路(上記において説明した例では、電圧センサ114が有する分圧回路)を備え、制御回路の校正には、電圧センサの校正が含まれており、校正回路は、基準となる電圧を基準電圧(上記において説明した例では、電源電圧VDD)として生成し、生成した基準電圧を電圧センサに出力する直流電源回路(上記において説明した例では、直流電源回路125)と、第1分圧回路の構造と同じ構造を有しており、第1分圧回路が有する抵抗の許容差よりも小さい許容差の抵抗を有しており、基準電圧を分圧する第2分圧回路(上記において説明した例では、分圧回路VD1)と、第2分圧回路が基準電圧を分圧した後の第1検出電圧と、第1分圧回路が基準電圧を分圧した後の第2検出電圧との差分に応じた電圧を出力電圧として生成する出力電圧生成回路(上記において説明した例では、計装アンプA1とボルテージフォロワA2との組み合わせ)と、を備え、制御部は、出力電圧生成回路が生成した出力電圧に基づいて、第2補正係数(上記において説明した例では、第2補正係数HC2)を算出し、算出した第2補正係数に基づいて、電圧センサの校正を行う、構成が用いられてもよい。
【0195】
また、制御回路は、電流センサ(上記において説明した例では、電流センサ115)を備え、制御回路の校正には、電流センサの校正が含まれており、校正回路は、制御回路が校正回路と接続された場合において、予め決められた条件が満たされると、制御部による制御に応じて、互いに電流値の異なる複数の電流(上記において説明した例では、4つの電流)を電流センサに出力し、電流センサは、取得した複数の電流のそれぞれを検出し、制御部は、電流センサによる複数の電流それぞれの検出結果に基づいて、電流センサの校正を行う、構成が用いられてもよい。
【0196】
また、制御回路では、制御部は、複数の電流それぞれの検出結果に基づく補正式(上記において説明した例では、回帰直線)を算出し、算出した補正式に基づいて、電流センサの校正を行う、構成が用いられてもよい。
【0197】
また、制御回路では、対象となる装置は、モータ(上記において説明した例では、モータM)である、構成が用いられてもよい。
【0198】
また、制御回路では、校正回路は、表示部(上記において説明した例では、表示部124)を備え、制御部は、制御回路の校正に関する情報を表示部に表示させる、構成が用いられてもよい。
【0199】
また、制御回路は、制御する対象の装置を制御する制御回路であって、制御回路に接続される校正回路を制御する制御部を備え、制御部は、制御回路が校正回路と接続された状態において、予め決められた条件が満たされた場合、校正回路を制御して制御回路の校正を行い、制御回路の校正を行っていない場合、当該装置の制御を行わない。これにより、制御回路は、校正が行なわれる前の状態で当該装置を制御させてしまうことを抑制することができる。
【0200】
以上、この発明の実施形態を、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない限り、変更、置換、削除等されてもよい。
【符号の説明】
【0201】
1…校正システム、11…制御回路、12…校正回路、13…交流電源、111…制御部、112…記憶部、113…第1クロック、114…電圧センサ、115…電流センサ、116…直流電源回路、121…クロック校正回路、121C…第2クロック、122…電圧センサ校正回路、123…電流センサ校正回路、124…表示部、125…直流電源回路、A1…計装アンプ、A2、A3…ボルテージフォロワ、A4…オペアンプ、C1…発振回路、C2…分周回路、C3…スイッチング素子、C41…コンデンサ、DT…ダーリントントランジスタ、F…ファン、F51、F52、F61、F62…電界効果トランジスタ、M…モータ、R11、R12、R21、R22、R31、R32、R41、R42、R51、R61、R71、R72、R73、R74、R81、R82…抵抗、T、T51、T52、T61…トランジスタ、VD1、VD2…分圧回路、X1…第1回路、X2…第2回路、X3…第3回路、X4…第4回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】