(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】2021069024
(43)【公開日】20210430
(54)【発明の名称】トランスインピーダンス増幅回路
(51)【国際特許分類】
   H03G 3/30 20060101AFI20210402BHJP
   H03F 3/08 20060101ALI20210402BHJP
   H03F 1/34 20060101ALI20210402BHJP
【FI】
   !H03G3/30 E
   !H03F3/08
   !H03F1/34
【審査請求】未請求
【請求項の数】4
【出願形態】OL
【全頁数】25
(21)【出願番号】2019193428
(22)【出願日】20191024
(71)【出願人】
【識別番号】000002130
【氏名又は名称】住友電気工業株式会社
【住所又は居所】大阪府大阪市中央区北浜四丁目5番33号
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100113435
【弁理士】
【氏名又は名称】黒木 義樹
(74)【代理人】
【識別番号】100136722
【弁理士】
【氏名又は名称】▲高▼木 邦夫
(74)【代理人】
【識別番号】100174399
【弁理士】
【氏名又は名称】寺澤 正太郎
(72)【発明者】
【氏名】板橋 直樹
【住所又は居所】大阪府大阪市中央区北浜四丁目5番33号 住友電気工業株式会社内
(72)【発明者】
【氏名】田中 啓二
【住所又は居所】大阪府大阪市中央区北浜四丁目5番33号 住友電気工業株式会社内
【テーマコード(参考)】
5J100
5J500
【Fターム(参考)】
5J100JA01
5J100LA02
5J100QA01
5J100QA02
5J100QA04
5J100QA05
5J100QA09
5J100SA02
5J500AA01
5J500AA56
5J500AC22
5J500AF11
5J500AH02
5J500AH10
5J500AH19
5J500AH25
5J500AH29
5J500AH44
5J500AK02
5J500AK05
5J500AK23
5J500AK27
5J500AK42
5J500AM01
5J500AM13
5J500AM22
5J500AS13
5J500AT01
5J500AT02
5J500LU02
5J500ND02
5J500NG08
5J500NH12
5J500NH17
5J500NM01
5J500NM04
5J500NN05
5J500NN13
5J500NN14
(57)【要約】
【課題】光電流から交流電流を好適にバイパスする技術を提供する。
【解決手段】例示的実施形態に係るトランスインピーダンス回路は、入力端子と主トランスインピーダンスアンプとダミー・トランスインピーダンスアンプと電界効果トランジスタと利得制御回路とを備える。電界効果トランジスタは、電流信号の交流成分の一部を第1電流端子から第2電流端子に流し、電流信号から電流信号の交流成分の一部を差し引いた電流信号を入力電流として生成する。利得制御回路は、電圧信号の振幅が増加するとき、制御端子に印加される電圧を調整して第1電流端子から第2電流端子に流れる電流信号の交流成分の一部を増加させる。ダミー・トランスインピーダンスアンプは、主トランスインピーダンスアンプと同じ回路構成を有する。
【選択図】図1
【特許請求の範囲】
【請求項1】
外部の受光素子が生成する電流信号を受ける入力端子と、
入力電流を電圧信号に変換して出力する主トランスインピーダンスアンプと、
入力と、出力とを有し、前記出力が前記入力に電気的に接続されたダミー・トランスインピーダンスアンプと、
制御端子と、第1電流端子と、第2電流端子と、を有し、前記第1電流端子が前記入力端子に電気的に接続され、前記第2電流端子が前記ダミー・トランスインピーダンスアンプの前記出力に電気的に接続され、前記制御端子に印加される電圧に応じて前記第1電流端子と前記第2電流端子との間の抵抗値を変化させる電界効果トランジスタと、
前記電圧信号の振幅を検出して、検出結果に応じて前記電界効果トランジスタの制御端子に印加される電圧を制御する利得制御回路と、
を備え、
前記電界効果トランジスタは、前記電流信号の交流成分の一部を前記第1電流端子から前記第2電流端子に流し、前記電流信号から前記電流信号の交流成分の一部を差し引いた電流信号を前記入力電流として生成し、
前記利得制御回路は、前記電圧信号の振幅が増加するとき、前記制御端子に印加される電圧を調整して前記第1電流端子から前記第2電流端子に流れる前記電流信号の交流成分の一部を増加させ、
前記ダミー・トランスインピーダンスアンプは、前記主トランスインピーダンスアンプと同じ回路構成を有する、
トランスインピーダンス増幅回路。
【請求項2】
前記主トランスインピーダンスアンプは、第1増幅回路と、前記第1増幅回路の出力と入力とを電気的に接続する第1抵抗素子とを有し、
前記ダミー・トランスインピーダンスアンプは、第2増幅回路と、前記第2増幅回路の出力と入力とを電気的に接続する第2抵抗素子とを有し、
前記第2増幅回路は、前記第1増幅回路と同一の回路構成を有し、
前記第2抵抗素子は、前記第1抵抗素子と同一の抵抗値を有する、
請求項1に記載のトランスインピーダンス増幅回路。
【請求項3】
前記第1増幅回路は、第1トランジスタ及び第3抵抗素子から成る反転増幅回路と、第1エミッタフォロワと、を含み、
前記反転増幅回路の出力は、前記第1エミッタフォロワを介して前記第1増幅回路の出力から出力される、
請求項2に記載のトランスインピーダンス増幅回路。
【請求項4】
前記電圧信号と参照電位とを受けて、前記電圧信号と前記参照電位との電圧差を利得制御電圧によって設定される電圧利得によって増幅し、増幅された前記電圧差を差動信号として出力する利得可変回路をさらに備え、
前記ダミー・トランスインピーダンスアンプの出力は、前記参照電位を前記利得可変回路に供給する、
請求項1から請求項3のいずれか一項に記載のトランスインピーダンス増幅回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示の例示的実施形態は、トランスインピーダンス増幅回路に関する。
【背景技術】
【0002】
特許文献1には、デジタル受信回路に係る技術が開示されている。デジタル受信回路は、差動出力増幅回路を備える。差動出力増幅回路の差動出力については、識別回路によって2値化識別が行われる。デジタル受信回路は、二つのピーク検出回路、平均値検出回路、二つの演算増幅器、二つのトランジスタを備える。差動出力増幅回路の差動出力に応じて差動出力増幅回路の入力インピーダンス及びオフセットが制御される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平11−8522号公報
【特許文献2】特開昭57−46544号公報
【特許文献3】特開2010−213128号公報
【特許文献4】米国特許出願公開第2010/0283542号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
フォトダイオードの光電流を受けるトランスインピーダンス増幅回路では、入力(光電流)と出力(電圧)との間の線形性を維持するために、増幅器に入力する前の光電流の振幅を小さくする制御が行われ得る。このような制御は、AGC(Automatic Gain Control)の一例である。特に、光電流から交流電流(信号成分)の一部をバイパスする制御がAGCによって行われる場合がある。本開示は、光電流から交流電流を好適にバイパスする技術を提供する。
【課題を解決するための手段】
【0005】
一つの例示的実施形態において、トランスインピーダンス増幅回路が提供される。トランスインピーダンス増幅回路は、入力端子と、主トランスインピーダンスアンプと、ダミー・トランスインピーダンスアンプと、電界効果トランジスタと、利得制御回路とを備える。入力端子は、外部の受光素子が生成する電流信号を受ける。主トランスインピーダンスアンプは、入力電流を電圧信号に変換して出力する。ダミー・トランスインピーダンスアンプは、入力と、出力とを有し、出力が入力に電気的に接続される。電界効果トランジスタは、制御端子と、第1電流端子と、第2電流端子と、を有し、第1電流端子が入力端子に電気的に接続され、第2電流端子がダミー・トランスインピーダンスアンプの出力に電気的に接続され、制御端子に印加される電圧に応じて第1電流端子と第2電流端子との間の抵抗値を変化させる。利得制御回路は、電圧信号の振幅を検出して、検出結果に応じて電界効果トランジスタの制御端子に印加される電圧を制御する。電界効果トランジスタは、電流信号の交流成分の一部を第1電流端子から第2電流端子に流し、電流信号から電流信号の交流成分の一部を差し引いた電流信号を入力電流として生成する。利得制御回路は、電圧信号の振幅が増加するとき、制御端子に印加される電圧を調整して第1電流端子から第2電流端子に流れる電流信号の交流成分の一部を増加させる。ダミー・トランスインピーダンスアンプは、主トランスインピーダンスアンプと同じ回路構成を有する。
【発明の効果】
【0006】
本開示によれば、光電流から交流電流を好適にバイパスすることができる。
【図面の簡単な説明】
【0007】
【図1】図1は、一つの例示的実施形態に係るトランスインピーダンス増幅回路の構成を示す図である。
【図2】図2は、図1に示すオフセット制御回路の具体的な構成の一例を示す図である。
【図3】図3は、図1に示す第1利得制御回路の具体的な構成の一例を示す図である。
【図4】図4は、図1に示す第1利得制御回路が有する制御電圧生成回路の具体的な構成の一例を示す図である。
【図5】図5は、図1に示す第1増幅回路の具体的な構成の一例を示す図である。
【図6】図6は、一つの例示的実施形態に係るトランスインピーダンス増幅回路の他の構成を示す図である。
【図7】図7は、図6に示す第2利得制御回路の具体的な構成の一例を示す図である。
【図8】図8は、図1及び図6のそれぞれに示すトランスインピーダンス増幅回路が奏する効果を説明するための図である。
【図9】図9は、一つの例示的実施形態に係るトランスインピーダンス増幅回路の他の構成を示す図である。
【図10】図10は、図9に示す第1利得制御回路の具体的な構成の一例を示す図である。
【図11】図11は、図9に示す第1利得制御回路が有する制御電圧生成回路の具体的な構成の一例を示す図である。
【図12】図12は、図9に示す第1増幅回路の具体的な構成の一例を示す図である。
【図13】図13は、図9に示すトランスインピーダンス増幅回路が奏する効果を説明するための図である。
【発明を実施するための形態】
【0008】
[例示的実施形態の説明]
以下、種々の例示的実施形態について説明する。一つの例示的実施形態において、トランスインピーダンス増幅回路が提供される。トランスインピーダンス増幅回路は、入力端子と、主トランスインピーダンスアンプと、ダミー・トランスインピーダンスアンプと、電界効果トランジスタと、利得制御回路とを備える。入力端子は、外部の受光素子が生成する電流信号を受ける。主トランスインピーダンスアンプは、入力電流を電圧信号に変換して出力する。ダミー・トランスインピーダンスアンプは、入力と、出力とを有し、出力が入力に電気的に接続される。電界効果トランジスタは、制御端子と、第1電流端子と、第2電流端子と、を有し、第1電流端子が入力端子に電気的に接続され、第2電流端子がダミー・トランスインピーダンスアンプの出力に電気的に接続され、制御端子に印加される電圧に応じて第1電流端子と第2電流端子との間の抵抗値を変化させる。利得制御回路は、電圧信号の振幅を検出して、検出結果に応じて電界効果トランジスタの制御端子に印加される電圧を制御する。電界効果トランジスタは、電流信号の交流成分の一部を第1電流端子から第2電流端子に流し、電流信号から電流信号の交流成分の一部を差し引いた電流信号を入力電流として生成する。利得制御回路は、電圧信号の振幅が増加するとき、制御端子に印加される電圧を調整して電流信号の交流成分の一部を増加させる。
【0009】
一つの例示的実施形態において、主トランスインピーダンスアンプは、第1増幅回路と、第1増幅回路の出力と入力とを電気的に接続する第1抵抗素子とを有する。ダミー・トランスインピーダンスアンプは、第2増幅回路と、第2増幅回路の出力と入力とを電気的に接続する第2抵抗素子とを有する。第2増幅回路は、第1増幅回路と同一の回路構成を有する。第2抵抗素子は、第1抵抗素子と同一の抵抗値を有する。
【0010】
一つの例示実施形態において、第1増幅回路は、第1トランジスタと第3抵抗素子から成る反転増幅回路と、第1エミッタフォロワと、を含む。反転増幅回路の出力は、第1エミッタフォロワを介して第1増幅回路の出力から出力される。
【0011】
一つの例示的実施形態において、電圧信号と参照電位とを受けて、電圧信号と参照電位との電圧差を利得制御電圧によって設定される電圧利得によって増幅し、増幅された電圧差を差動信号として出力する利得可変回路をさらに備える。ダミー・トランスインピーダンスアンプの出力は、参照電位を利得可変回路に供給する。
【0012】
[例示的実施形態の詳細]
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
【0013】
図1には、一つの例示的実施形態に係るトランスインピーダンス増幅回路1の構成が例示されている。トランスインピーダンス増幅回路1は、第1増幅回路AM1(第1増幅回路)、第2増幅回路AM2(第2増幅回路)、抵抗素子RF1(第1抵抗素子)、抵抗素子RF2(第2抵抗素子)、および電界効果トランジスタTagc(第1電界効果トランジスタ)を備える。トランスインピーダンス増幅回路1は、更に、利得可変回路VGA、出力回路BUF、電界効果トランジスタTaoc、オフセット制御回路AOC及び第1利得制御回路AGC1を備える。トランスインピーダンス増幅回路1は、例えば外部のフォトダイオードPD(受光素子)と電気的に接続され得る。
【0014】
電界効果トランジスタTagc及び第2増幅回路AM2は、フォトダイオードPDのアノードから出力される電流信号Ipd(光電流)から交流電流(交流成分)の一部をバイパスする機能を有する。電界効果トランジスタTaoc及びオフセット制御回路AOCは、電流信号Ipdから直流電流(直流成分)の一部をバイパスする機能を有する。
【0015】
電界効果トランジスタTagc及び電界効果トランジスタTaocは、それぞれ、例えば、N型MOSトランジスタ(MOS:Metal Oxide Semiconductor)であり得る。電界効果トランジスタTagcは、例えば、10〜20[μm]程度のゲート幅と、0.05〜0.2[μm]程度のゲート長とを有する。
【0016】
第1増幅回路AM1は、例えば反転増幅回路であって、入力された入力信号を反転して出力信号として出力する。例えば、入力信号の電圧が高くなるとき、出力信号の電圧は低くなる。第1増幅回路AM1の出力は、抵抗素子RF1を介して第1増幅回路AM1の入力に接続されている。第1増幅回路AM1と抵抗素子RF1とは、主トランスインピーダンスアンプを構成する。このように主トランスインピーダンスアンプは、第1増幅回路AM1と、第1増幅回路AM1の出力と入力とを電気的に接続する抵抗素子RF1(第1抵抗素子)とを有する。
【0017】
主トランスインピーダンスアンプ(第1TIA)に電流信号を入力すると、増幅された信号が電圧信号(TIA出力信号Vtiaout)として出力される。主トランスインピーダンスアンプの利得は、インピーダンス値として表される。
【0018】
第2増幅回路AM2は、例えば反転増幅回路であって、入力された入力信号を反転して出力信号として出力する。例えば、入力信号の電圧が高くなるとき、出力信号の電圧は低くなる。第2増幅回路AM2の出力は、抵抗素子RF2を介して第2増幅回路AM2の入力に接続されている。第2増幅回路AM2と抵抗素子RF2とは、ダミー・トランスインピーダンスアンプ(第2TIA)を構成する。ダミー・トランスインピーダンスアンプは、入力と、出力とを有し、出力が入力に電気的に接続される。より詳細に、ダミー・トランスインピーダンスアンプは、第2増幅回路AM2と、第2増幅回路AM2の出力と入力とを電気的に接続する抵抗素子RF2(第2抵抗素子)とを有する。
【0019】
ダミー・トランスインピーダンスアンプは、主トランスインピーダンスアンプと同じ回路構成を有する。すなわち、第2増幅回路AM2は、第1増幅回路AM1と同一の回路構成を有する。それぞれの増幅回路を構成する回路素子は、互いに対応するもの同士が同じ電気的特性を有する。例えば、抵抗素子であれば、同じ抵抗値を有する。抵抗素子RF2は、抵抗素子RF1と同一の抵抗値を有する。なお、ダミー・トランスインピーダンスアンプと主トランスインピーダンスアンプとで、互いに対応する回路素子の回路定数を変えてもよい。詳細については後述する。
【0020】
ダミー・トランスインピーダンスアンプに電流信号を入力すると、増幅された信号が電圧信号として出力される。ダミー・トランスインピーダンスアンプの利得は、インピーダンス値として表される。ただし、図1に示されるように、ダミー・トランスインピーダンスアンプには電流信号が入力されておらず、第2増幅回路AM2の入力には抵抗素子RF2を介して第2増幅回路AM2の出力のみが接続されている。ダミー・トランスインピーダンスアンプは、一定の電圧値を有する参照電位Vrefを出力する。電界効果トランジスタTagcは、制御端子と、第1電流端子と、第2電流端子と、を有する。第1電流端子は入力端子INに電気的に接続され、第2電流端子はダミー・トランスインピーダンスアンプの出力に電気的に接続される。電界効果トランジスタTagcは、制御端子に印加される電圧に応じて第1電流端子と第2電流端子との間の抵抗値を変化させる。電界効果トランジスタTagcは、入力端子INからの電流信号の交流成分の一部を第1電流端子から第2電流端子に流し、電流信号から電流信号の交流成分の一部を差し引いた電流信号を入力電流Iinとして生成する。
【0021】
第1増幅回路AM1の入力は、入力端子INに電気的に接続されている。入力端子INは、外部の受光素子が生成する電流信号を受ける。入力端子INは、例えば外部のフォトダイオードPD(受光素子)のアノードに電気的に接続される。フォトダイオードPDのカソードは、例えば電源Vcc1あるいはバイアス回路(不図示)に電気的に接続される。バイアス回路は、フォトダイオードPDにバイアス電圧を提供する。フォトダイオードPDは、受信した光信号に応じて電流信号Ipd(光電流)を生成する。第1増幅回路AM1の入力は、入力端子INを介して受光素子に電気的に接続される。電流信号Ipdは、入力端子INを介してトランスインピーダンス増幅回路1に入力する。電流信号Ipdは、情報を伝送する交流成分(交流電流)と電流信号Ipdの電流値の時間平均に相当する直流成分(直流電流)とを含む。
【0022】
第1増幅回路AM1の入力には、電流信号Ipdのうち、交流成分の一部及び直流成分の一部が引き抜かれた入力電流Iinが入力され得る。電流信号Ipdの交流成分は、電界効果トランジスタTagcによって引き抜かれ得る。このように、入力端子に入力された電流信号Ipdからその交流成分の一部を電界効果トランジスタTagcに分流させることによって、第1増幅回路AM1に入力する交流成分の大きさを小さくすることをバイパスともいう。電流信号Ipdの直流成分は電界効果トランジスタTaocによって引き抜かれ得る。
【0023】
第1増幅回路AM1の出力及び第2増幅回路AM2の出力のそれぞれは、利得可変回路VGAの二つの入力(差動入力)のそれぞれに電気的に接続される。第1増幅回路AM1から出力されるTIA出力信号Vtiaoutは、利得可変回路VGAの差動入力のうちの一方の端子に入力される。第2増幅回路AM2から出力される参照電位Vrefは、利得可変回路VGAの差動入力のうち他方の端子に入力される。利得可変回路VGAは、電圧信号と参照電位とを受けて、電圧信号(TIA出力信号Vtiaout)と参照電位Vrefとの電圧差を利得制御電圧(利得制御電圧Vagc1)によって設定される電圧利得によって増幅し、増幅された電圧差を差動信号として出力する。第2増幅回路AM2及び抵抗素子RF2からなるダミー・トランスインピーダンスアンプの出力は、参照電位Vrefを利得可変回路VGAに供給する。このように、利得可変回路VGAは、2つの入力間の電圧差(すなわち、TIA出力信号Vtiaoutと参照電位Vrefとの電圧差)を増幅して、増幅された電圧を2つの出力(差動出力)から出力する。差動入力間の電圧値に対する差動出力間の電圧値の比は、差動利得として定義される。差動利得は、利得制御電圧Vagc1に応じて増減することができる。
【0024】
利得可変回路VGAの差動出力は、出力回路BUFの2つの入力(1つの差動入力)に電気的に接続される。出力回路BUFの差動入力は、例えば利得可変回路VGAの差動出力から出力される出力信号Vout1p及び出力信号Vout1nを受ける。出力信号Vout1p及び出力信号Vout1nは、互いに位相の反転した一対の相補信号(差動出力信号)となっている。出力回路BUFの2つの出力(1つの差動出力)は、例えばトランスインピーダンス増幅回路1の出力端子OUTp及び出力端子OUTnに電気的に接続される。出力回路BUFの差動出力は、出力信号Vout2p及び出力信号Vout2nを出力する。出力信号Vout2p及び出力信号Vout2nは、互いに位相の反転した一対の相補信号(差動出力信号)となっている。
【0025】
第1増幅回路AM1の入力と、第2増幅回路AM2の出力とは、電界効果トランジスタTagcを介して、電気的に接続される。例えば、電界効果トランジスタTagcのドレイン(第1電流端子)は、第1増幅回路AM1の入力に電気的に接続される。例えば、電界効果トランジスタTagcのソース(第2電流端子)は、第2増幅回路AM2の出力に電気的に接続される。電界効果トランジスタTagcのゲート(制御端子)は、第1利得制御回路AGC1に電気的に接続される。
【0026】
電界効果トランジスタTagcのゲートの電圧(ゲート電圧)を変えることによって、電界効果トランジスタTagcのドレイン・ソース間の抵抗(オン抵抗)を増減することができる。例えば、電界効果トランジスタTagcのゲート電圧をソースの電圧(ソース電圧)を基準にして閾値電圧よりも高く設定し、ゲート電圧を大きくするとオン抵抗は減少し、ゲート電圧を小さくするとオン抵抗は増加する。オン抵抗の値を増減することによって、電流信号Ipdの交流成分から電界効果トランジスタTagcによってバイパスされる電流量(引き抜き量)が増減する。例えば、電界効果トランジスタTagcのゲート電圧を大きくすると、引き抜き量は大きくなり、ゲート電圧を小さくすると、引き抜き量は小さくなる。
【0027】
第1増幅回路AM1は、例えばエミッタフォロワ回路(エミッタフォロワ)を備える。第1増幅回路AM1の出力は、例えば第1増幅回路AM1のエミッタフォロワから出力される(図5を参照)。第2増幅回路AM2は、例えばエミッタフォロワ回路(エミッタフォロワ)を備える。第2増幅回路AM2の出力は、例えば第2増幅回路AM2のエミッタフォロワから出力される。
【0028】
オフセット制御回路AOCの2つの入力(1つの差動入力)は、例えば出力回路BUFの差動出力に電気的に接続される。オフセット制御回路AOCの出力は、電界効果トランジスタTaocのゲートに電気的に接続される。オフセット制御回路AOCの差動入力は、例えば出力回路BUFの差動出力から差動出力信号Vout2p、Vout2nを受ける。オフセット制御回路AOCは、出力信号Vout2p及び出力信号Vout2nのオフセットを検出し、検出結果に基づいて、オフセット制御電圧Vaocを生成して電界効果トランジスタTaocのゲートに出力する。オフセット制御電圧Vaocを増減することによって電界効果トランジスタTaocによってバイパスされる電流信号Ipdの直流成分が増減する。
【0029】
第1増幅回路AM1の入力は、電界効果トランジスタTaocを介してグランド(接地電位)に電気的に接続される。すなわち、電界効果トランジスタTaocのソースは、接地される。電界効果トランジスタTaocのドレインは、入力端子IN及び第1増幅回路AM1の入力に電気的に接続される。電界効果トランジスタTaocは、ドレインの電圧(ドレイン電圧)とソースの電圧(ソース電圧)との差(ドレイン・ソース間電圧)を所定の値より大きくすることで、ドレイン電流電圧特性の飽和領域で動作する。そのとき、電界効果トランジスタTaocは、可変電流源として動作する。例えば、ゲートに入力されるオフセット制御電圧Vaocをソース電圧を基準にして閾値電圧よりも高く設定し、オフセット制御電圧Vaocを大きくすると、電流信号Ipdから電界効果トランジスタTaocによってバイパスする直流成分が増加する。反対に、オフセット制御電圧Vaocを小さくすると、電流信号Ipdから電界効果トランジスタTaocによってバイパスする直流成分が減少する。
【0030】
第1利得制御回路AGC1は、電圧信号の振幅を検出して、検出結果に応じて電界効果トランジスタTagcの制御端子に印加される電圧を制御する。第1利得制御回路AGC1は、電圧信号の振幅が増加するとき、電界効果トランジスタTagcの制御端子に印加される電圧を調整して電流信号の交流成分の一部を増加させる。
【0031】
第1利得制御回路AGC1は、利得可変回路VGAの差動出力に電気的に接続される。例えば、第1利得制御回路AGC1は、利得可変回路VGAの差動出力から差動出力信号Vout1p、Vout1nを受ける。第1利得制御回路AGC1は、差動出力信号Vout1p、Vout1nの電圧振幅を検出し、その検出結果に基づいて、利得制御電圧Vagc1を生成して利得可変回路VGAと電界効果トランジスタTagcのゲート(制御端子)とに出力する。
【0032】
利得可変回路VGAは、第1増幅回路AM1及び第2増幅回路AM2と出力回路BUFとに電気的に接続される。利得可変回路VGAは、差動入力の一方に第1増幅回路AM1からTIA出力信号Vtiaoutを受ける。利得可変回路VGAは、差動入力の他方に第2増幅回路AM2から参照電位Vrefを受ける。
【0033】
利得可変回路VGAは、第1利得制御回路AGC1から出力される利得制御電圧Vagc1に応じて差動利得を変化させる。利得可変回路VGAは、TIA出力信号Vtiaoutと参照電位Vrefとの電圧差を差動利得に応じて増幅し、増幅された電圧差を差動出力信号Vout1p、Vout1nとして出力する。例えば、差動利得をAvgaとすると、差動入力と差動出力との間の電圧の関係は、(Vout1p−Vout1n)=Avga×(Vtiaout−Vref)、と表される。利得可変回路VGAは、利得可変回路VGAの利得Avgaを、利得制御電圧Vagc1の増減とは逆に増減する。例えば、利得可変回路VGAは、利得制御電圧Vagc1の増加に応じて利得Avgaを減少させる。
【0034】
電流信号Ipdが増加する場合を考える。この場合に出力信号Vout1p、Vout1nの振幅を概ね一定にするために、電流信号Ipdの増加分は、電界効果トランジスタTagcを介した電流信号Ipdからの交流電流の引き抜き量の増加と、利得可変回路VGAの利得の減少とによって低減され得る。すなわち、電流信号Ipdが増加する場合に第1利得制御回路AGC1は、利得制御電圧Vagc1を増加することによって、電界効果トランジスタTagcを介した電流信号Ipdからの交流電流の引き抜き量を増加させ、利得可変回路VGAの利得Avgaを減少させる。なお、交流電流の引き抜き量を増加させ、利得Avgaを減少させた後に、電流信号Ipdが減少したときは、第1利得制御回路AGC1は、交流電流の引き抜き量を減少させ、利得Avgaを増加させる。
【0035】
ところで、電流信号Ipdの交流電流の振幅がある値を超えると、第1増幅回路AM1のTIA出力信号Viaoutの振幅は増加せずに飽和するようになる。また、TIA出力信号Vtiaoutと参照電位Vrefとの差がある値を超えると、差動出力信号Vout1p、Vout1nの振幅は増加せずに飽和するようになる。一般に、増幅器の出力信号が飽和すると、入力信号に対する出力信号の線形性が損なわれる。利得制御電圧Vagc1による電界効果トランジスタTagcの引き抜き量の制御は、第1増幅回路AM1のTIA出力信号Vtiaoutが飽和しないように行われることが好ましい。例えば、第1増幅回路AM1が線形増幅動作を行うよう、電界効果トランジスタTagcの引き抜き量が制御されることが好ましい。利得制御電圧Vagc1による利得可変回路VGAの利得Avgaの制御は、利得可変回路VGAの差動出力信号Vout1p、Vout1nが飽和しないように行われることが好ましい。例えば、利得可変回路VGAが線形増幅動作を行うよう、利得Avgaが制御されることが好ましい。交流電流の引き抜き量の制御と、利得Avgaの制御とは、いずれか一方を先に行ってもよく、両方を同時に行ってもよい。
【0036】
図2を参照して、オフセット制御回路AOCの構成を説明する。オフセット制御回路AOCは、例えば抵抗素子Ra1、抵抗素子Ra2、キャパシタCa1、キャパシタCa2、演算増幅器OPaを備える。抵抗素子Ra1及び抵抗素子Ra2は、演算増幅器OPaの差動入力に電気的に直列に接続される。例えば、演算増幅器OPaの非反転入力端子は抵抗素子Ra1を介して差動信号の正相成分を受け、演算増幅器OPaの非反転入力端子は抵抗素子Ra2を介して差動信号の逆相成分を受ける。
【0037】
演算増幅器OPaの差動入力(非反転入力端子および反転入力端子)は、抵抗素子Ra1を介して出力信号Vout2pを受け、抵抗素子Ra2を介して出力信号Vout2nを受ける。演算増幅器OPaの差動入力は、キャパシタCa1及びキャパシタCa2を介して接地される。抵抗素子Ra1とキャパシタCa1、抵抗素子Ra2とキャパシタCa2は、それぞれローパスフィルタを構成する。これにより、演算増幅器OPaの非反転入力端子には、出力信号Vout2pの直流成分(電圧の時間平均値であり、直流電位という)が入力され、演算増幅器OPaの反転入力端子には、出力信号Vout2nの直流成分(直流電位)が入力される。オフセット制御回路AOCは、入力される差動信号の正相成分の直流電位と逆相成分の直流電位との差(オフセット電圧)に応じた信号をオフセット制御電圧Vaocとして出力する。一般的に、差動信号の正相成分の直流電位と逆相成分の直流電位は互いに同一であることが好ましい。すなわち、オフセット電圧はゼロまたはできるだけ絶対値が小さいことが好ましい。差動信号の正相成分の直流電位と逆相成分の直流電位との差を低減することをオフセット制御という。演算増幅器OPaの出力からは、オフセット制御を行うためにオフセット制御電圧Vaocが出力される。
【0038】
図3を参照して、第1利得制御回路AGC1の構成を説明する。第1利得制御回路AGC1は、例えばピーク検出回路PMON1、平均値検出回路AMON1、演算増幅器OPb、制御電圧生成回路GEN1を備える。
【0039】
第1利得制御回路AGC1に入力する出力信号Vout1pは、ピーク検出回路PMON1と平均値検出回路AMON1とに入力される。第1利得制御回路AGC1に入力する出力信号Vout1nは、ピーク検出回路PMON1と平均値検出回路AMON1とに入力される。
【0040】
ピーク検出回路PMON1から出力される信号と平均値検出回路AMON1から出力される信号とは演算増幅器OPbの差動入力に入力する。演算増幅器OPbから出力される出力信号Sopbが制御電圧生成回路GEN1に入力することによって、制御電圧生成回路GEN1から利得制御電圧Vagc1が出力される。
【0041】
ピーク検出回路PMON1は、差動出力信号Vout1p、Vout1nのピーク値を検出する。ピーク検出回路PMON1は、ピーク値の検出結果を示す信号を、演算増幅器OPbの差動入力の一方(例えば、反転入力端子)に出力する。
【0042】
平均値検出回路AMON1は、差動出力信号Vout1p、Vout1nの平均値を検出する。平均値検出回路AMON1は、例えば、平均値の検出結果を示す信号を、演算増幅器OPbの差動入力の他方(例えば非反転入力端子)に出力する。なお、例えば演算増幅器OPbの非反転入力端子と反転入力端子とを入れ替えると、出力信号Sopbは入れ替える前に対して反転される(入力信号の増減に対する出力信号の増減が反対になる)。しかし、その場合に制御電圧生成回路GEN1に反転機能を持たせると、利得制御電圧Vagc1は入れ替える前と変わらなくなる。従って、ピーク検出回路PMON1の出力を演算増幅器OPbの非反転入力端子につなぎ、平均値検出回路AMON1の出力を演算増幅器OPbの反転入力端子につなぐ構成も考え得る。このような差動入力の入力端子の入れ替えは、後述する他の演算増幅器についても同様となる。
【0043】
演算増幅器OPbは、ピーク検出回路PMON1から出力される信号(ピーク値を示す信号)と平均値検出回路AMON1から出力される信号(平均値を示す信号)とに基づいて、利得可変回路VGAから出力される差動出力信号Vout1p、Vout1nの振幅の大きさを示す出力信号Sopbを制御電圧生成回路GEN1に出力する。より詳細には、信号のピーク値からその信号の平均値を差し引くと波高値が求まる。波高値は、振幅の1/2であるため、波高値を検出することで振幅を検出することができる。
【0044】
例えば、上述の電界効果トランジスタTagcによる交流電流の引き抜きが行われず、利得可変回路VGAの利得Avgaが減少されていないとき、出力信号Sopbは、フォトダイオードPDのアノードから出力される電流信号Ipdの大きさに応じた電圧を有する。例えば、電流信号Ipdの交流電流の振幅が大きくなると、出力信号Sopbが出力する電圧は大きくなる。また、電界効果トランジスタTagcによる交流電流の引き抜き量と利得可変回路VGAの利得Avgaとがそれぞれ一定値に保たれているとき、フォトダイオードPDのアノードから出力される電流信号Ipdの大きさに応じて出力信号Sopcが出力される。
【0045】
第1利得制御回路AGC1の制御電圧生成回路GEN1は、出力信号Sopbを受けて、利得制御電圧Vagc1を電界効果トランジスタTagcのゲートに出力する。
【0046】
制御電圧生成回路GEN1の回路構成を、図4を参照して説明する。制御電圧生成回路GEN1は、利得可変回路VGAからの差動出力信号(出力信号Vout1p及び出力信号Vout1n)の振幅に対応した出力信号Sopbを受けて、利得可変回路VGAの利得、及び、電界効果トランジスタTagcの引き抜き量を制御する。
【0047】
制御電圧生成回路GEN1は、利得可変回路VGAに電気的に接続され、利得可変回路VGAの利得を制御する。制御電圧生成回路GEN1は、電界効果トランジスタTagcのゲートに電気的に接続され、電界効果トランジスタTagcの引き抜き量を制御する。
【0048】
制御電圧生成回路GEN1は、例えば電界効果トランジスタTd1(第2電界効果トランジスタ)、電界効果トランジスタTd2(第3電界効果トランジスタ)、電界効果トランジスタTd3(第4電界効果トランジスタ)、電界効果トランジスタTd4(第5電界効果トランジスタ)、電界効果トランジスタTd5(第6電界効果トランジスタ)を備える。
【0049】
制御電圧生成回路GEN1は、例えば抵抗素子Rd1(第5抵抗素子)、抵抗素子Rd2(第6抵抗素子)及び抵抗素子Rd3(第7抵抗素子)、電流源CSをさらに備える。
【0050】
電界効果トランジスタTd1及び電界効果トランジスタTd2は、例えば、N型MOSトランジスタであり得る。電界効果トランジスタTd1と電界効果トランジスタTd2は、一対の差動対トランジスタとして同一の電気的特性を有することが好ましい。電界効果トランジスタTd3、電界効果トランジスタTd4、及び電界効果トランジスタTd5は、例えば、P型MOSトランジスタであり得る。電界効果トランジスタTd4と電界効果トランジスタTd5は、一対の負荷素子として同一の電気的特性を有することが好ましい。
【0051】
電界効果トランジスタTd1のゲートには、外部から供給される一定電位Vstが入力される。一定電位Vstは、外部から供給されても制御電圧生成回路GEN1内で生成されてもよい。電界効果トランジスタTd1のソースは、抵抗素子Rd1を介して電流源CSに電気的に接続される。電界効果トランジスタTd2のゲートには、第1利得制御回路AGC1の演算増幅器OPbから出力される出力信号Sopbが入力される。
【0052】
電界効果トランジスタTd2のソースは、抵抗素子Rd2を介して電流源CSに電気的に接続される。抵抗素子Rd1、抵抗素子Rd2は、例えば同じ抵抗値に設定される。
【0053】
電界効果トランジスタTd3のドレインは、抵抗素子Rd3を介して接地される。電界効果トランジスタTd3と抵抗素子Rd3は、電界効果トランジスタTd3のゲートを入力とし、電界効果トランジスタTd3のドレインを出力とする反転回路を構成する。電界効果トランジスタTd3のドレインは、利得可変回路VGAと、電界効果トランジスタTagcのゲートとに、電気的に接続される。
【0054】
電界効果トランジスタTd3のドレインは、利得可変回路VGAと、電界効果トランジスタTagcのゲートとに、利得制御電圧Vagc1を出力する。
【0055】
電界効果トランジスタTd4のゲートは、電界効果トランジスタTd4のドレインに電気的に接続される。電界効果トランジスタTd5のゲートは、電界効果トランジスタTd5のドレインに電気的に接続される。電界効果トランジスタTd1及び電界効果トランジスタTd4のそれぞれのドレインは、互いに電気的に接続される。
【0056】
電界効果トランジスタTd2及び電界効果トランジスタTd5のそれぞれのドレインと電界効果トランジスタTd3のゲートとは、互いに電気的に接続される。電界効果トランジスタTd3、電界効果トランジスタTd4及び電界効果トランジスタTd5のそれぞれのソースは、互いに電気的に接続され、電源Vcc3より回路動作に必要な電源電圧VCC3が供給される。
【0057】
制御電圧生成回路GEN1において、出力信号Sopbの電圧が一定電位Vstより大きくなると、電流源CSの供給する電流が電界効果トランジスタTd1よりも電界効果トランジスタTd2に多く流れるようになり、電界効果トランジスタTd2のドレイン電位は小さくなる(接地電位に近づく)。電源電圧VCC3を基準電位として、電界効果トランジスタTd2のドレイン電位が電界効果トランジスタTd3の閾値電圧よりも小さくなる(このとき、電界効果トランジスタTd3のゲート・ソース間電圧の絶対値は大きくなる)と、電界効果トランジスタTd3のドレイン電流が抵抗素子Rd3を流れることによって利得制御電圧Vagc1は大きくなる。また、出力信号Sopbの電圧が一定電位Vstより小さくなると、電流源CSの供給する電流が電界効果トランジスタTd2よりも電界効果トランジスタTd1に多く流れるようになり、電界効果トランジスタTd2のドレイン電位は大きくなる(電源電圧VCC3に近づく)。電源電圧VCC3を基準電位として、電界効果トランジスタTd2のドレイン電位が電界効果トランジスタTd3の閾値電圧よりも大きくなる(電界効果トランジスタTd3のゲート・ソース間電圧の絶対値は小さくなる)と、例えば電界効果トランジスタTd3のドレイン電流が遮断されて利得制御電圧Vagc1は小さくなる(0Vに近い値となる)。従って、一定電位Vstを調整することによって、利得可変回路VGAからの差動出力信号Vout1p、Vout1nの振幅の検出結果(出力信号Sopb)に対してどの程度大きくなったら利得制御電圧Vagc1を出力するか(大きくするか)設定することができる。
【0058】
図5を参照して、第1増幅回路AM1の回路構成を説明する。なお、第2増幅回路AM2の構成については、第2増幅回路AM2が第1増幅回路AM1と同一の回路構成を有するので、省略する。
【0059】
第1増幅回路AM1は、例えばトランジスタTc1(第1トランジスタ)及びトランジスタTc2(第2トランジスタ)、抵抗素子Rc1(第3抵抗素子)及び抵抗素子Rc2(第4抵抗素子)を備える。トランジスタTc1と抵抗素子Rc1は、反転増幅回路を構成する。トランジスタTc2と抵抗素子Rc2は、エミッタフォロワ回路(第1エミッタフォロワ)を構成する。反転増幅回路の出力は、当該エミッタフォロワ回路を介して第1増幅回路AM1の出力から出力される。
【0060】
トランジスタTc1のベース(制御端子)は、第1増幅回路AM1の入力に電気的に接続される。トランジスタTc2のエミッタ(第1電流端子)は、エミッタフォロワの出力であり、第1増幅回路AM1の出力に電気的に接続される。トランジスタTc1のコレクタ(第2電流端子)は、トランジスタTc1と抵抗素子Rc1(第3抵抗素子)とによって構成される反転増幅回路の出力となる。トランジスタTc2のベース(制御端子)は、トランジスタTc2と抵抗素子Rc2によって構成されるエミッタフォロワの入力となる。トランジスタTc1のコレクタ(第2電流端子)は、トランジスタTc2のベースに電気的に接続される。
【0061】
トランジスタTc1のコレクタは、抵抗素子Rc1を介して電源Vcc2に電気的に接続される。トランジスタTc2のコレクタは、電源Vcc2に電気的に接続される。トランジスタTc1のエミッタは、接地される。トランジスタTc2のエミッタは、抵抗素子Rc2を介して接地される。トランジスタTc2のエミッタは、第1増幅回路AM1のエミッタフォロワの出力であり、比較的に低いインピーダンスを有する。
【0062】
電源Vcc2は、トランジスタTc1及びトランジスタTc2に、電源電圧VCC2を供給する。
【0063】
トランジスタTc1及びトランジスタTc2は、それぞれ、例えばNPN型バイポーラトランジスタであり得る。トランジスタTc1のベース(制御端子)に入力される電圧が増加してトランジスタTc1にコレクタ電流が流れると、コレクタ電流が抵抗素子Rc1を流れることによって生じる電圧降下により、トランジスタTc1のコレクタの電圧(コレクタ電圧)は低下する。トランジスタTc1のコレクタ電圧は、トランジスタTc2と抵抗素子Rc2によって構成されるエミッタフォロワによって低電位側にレベルシフトされて、トランジスタTc2のエミッタから出力される。従って、第1増幅回路AM1の入力の電圧が増加すると、第1増幅回路AM1の出力の電圧は減少する。
【0064】
ところで、第2増幅回路AM2は、第1増幅回路AM1の回路構成と同じ回路構成を有するが、互いに対応する回路素子の回路定数を変えてもよい。例えば、係数をa(aは実数)としたときに、第2増幅回路AM2の抵抗素子Rc1の抵抗値を第1増幅回路AM1の抵抗素子Rc1の抵抗値のa倍とし、第2増幅回路AM2の抵抗素子Rc2の抵抗値を第1増幅回路AM1の抵抗素子Rc2の抵抗値のa倍とする。また、同時に、第2増幅回路AM2のトランジスタTc1のサイズ(例えばエミッタ面積)を第1増幅回路AM1のトランジスタTc1のサイズ(例えばエミッタ面積)の1/a倍とし、第2増幅回路AM2のトランジスタTc2のサイズ(例えばエミッタ面積)を第1増幅回路AM1のトランジスタTc2のサイズ(例えばエミッタ面積)の1/a倍とする。このように、第2増幅回路AM2は、第1増幅回路AM1に対して係数aでスケーリングされていてもよい。スケーリングされていても、ダミー・トランスインピーダンスアンプが出力する参照電位Vrefの電圧値は変わらない。例えば、係数aを1より大きい値に設定した場合、スケーリングによって第2増幅回路AM2に流れる電源電流は1/a倍となり、ダミー・トランスインピーダンスアンプの消費電力を低減することができる。なお、ダミー・トランスインピーダンスアンプを主トランスインピーダンスアンプに対してスケーリングする際には、上述の第2増幅回路AM2の第1増幅回路AM1に対するスケーリングに加えて、抵抗素子RF2の抵抗値を抵抗素子RF1の抵抗値のa倍とする。
【0065】
(変形例1)
図1に示すトランスインピーダンス増幅回路1では、第1利得制御回路AGC1が、電界効果トランジスタTagc及び利得可変回路VGAのそれぞれに制御信号(利得制御電圧Vagc1)を出力する。しかし、図6に示すように、トランスインピーダンス増幅回路1は、電界効果トランジスタTagcに対する制御信号と、利得可変回路VGAに対する制御信号とが、それぞれ別々の回路によって供給される構成を備え得る。以下、図6に示すトランスインピーダンス増幅回路1Aの構成のうち、図1に示すトランスインピーダンス増幅回路1の構成と異なる部分について、説明する。
【0066】
図6に示すトランスインピーダンス増幅回路1Aは、第1利得制御回路AGC1と共に、第2利得制御回路AGC2を備える。第1利得制御回路AGC1は、利得制御電圧Vagc1を利得可変回路VGAに供給する。第2利得制御回路AGC2は、利得制御電圧Vagc2を電界効果トランジスタTagcのゲートに供給する。
【0067】
第1利得制御回路AGC1のピーク検出回路PMON1、平均値検出回路AMON1は、利得可変回路VGAの差動出力に電気的に接続される。第1利得制御回路AGC1の制御電圧生成回路GEN1は、利得可変回路VGAに電気的に接続され、電界効果トランジスタTagcには接続されていない(図6参照)。
【0068】
第1利得制御回路AGC1は、利得可変回路VGAの差動出力信号Vout1p、Vout1nを受ける。第1利得制御回路AGC1は、差動出力信号Vout1p、Vout1nに基づいて利得制御電圧Vagc1を生成する。より詳細には、第1利得制御回路AGC1は、差動出力信号Vout1p、Vout1nの振幅の大きさを検出し、その検出結果に応じて利得制御電圧Vagc1を生成する。例えば、差動出力信号Vout1p、Vout1nの振幅が所定の値よりも大きくなるとき、利得可変回路VGAの利得Avgaが減少するように利得制御電圧Vagc1を生成する。
【0069】
第1利得制御回路AGC1から出力される利得制御電圧Vagc1は、例えば第1利得制御回路AGC1が備える制御電圧生成回路GEN1の電界効果トランジスタTd3のドレインから出力される(図4参照)。
【0070】
第2利得制御回路AGC2は、第1増幅回路AM1の出力と電界効果トランジスタTagcのゲートとの間に設けられる。例えば、第2利得制御回路AGC2は、第1増幅回路AM1の出力と電界効果トランジスタTagcのゲートとに電気的に接続される。
【0071】
第2利得制御回路AGC2は、主トランスインピーダンスアンプ(抵抗素子RF1によって入力と出力とが電気的に接続された第1増幅回路AM1)から出力される電圧信号の振幅を検出して、検出結果に応じて電界効果トランジスタTagcの制御端子に印加される電圧を制御する。第2利得制御回路AGC2は、電圧信号の振幅が所定の値を超えて増加するとき、電界効果トランジスタTagcの制御端子に印加される電圧を調整して電界効果トランジスタTagcによってバイパスされる電流信号の交流成分の一部を増加させる。
【0072】
第2利得制御回路AGC2は、主トランスインピーダンスアンプの出力からTIA出力信号Vtiaoutを受ける。第2利得制御回路AGC2は、TIA出力信号Vtiaoutに基づいて、利得制御電圧Vagc2を生成する。より詳細には、第2利得制御回路AGC2は、TIA出力信号Vtiaoutの振幅の大きさを検出し、その検出結果に応じて利得制御電圧Vagc2を生成する。例えば、TIA出力信号Vtiaoutの振幅が所定の値よりも大きくなるとき、電界効果トランジスタTagcの引き込み量が増加するように利得制御電圧Vagc2を生成する。
【0073】
図7を参照して、第2利得制御回路AGC2の構成を説明する。第2利得制御回路AGC2は、例えばピーク検出回路PMON2、平均値検出回路AMON2、演算増幅器OPc、制御電圧生成回路GEN1Aを備える。
【0074】
第2利得制御回路AGC2のピーク検出回路PMON2、平均値検出回路AMON2は、主トランスインピーダンスアンプの出力に電気的に接続される。第2利得制御回路AGC2の制御電圧生成回路GEN1Aは、電界効果トランジスタTagcのゲートに電気的に接続され、利得可変回路VGAには接続されていない。
【0075】
第2利得制御回路AGC2に入力するTIA出力信号Vtiaoutは、ピーク検出回路PMON2と平均値検出回路AMON2とに入力される。ピーク検出回路PMON2及び平均値検出回路AMON2のそれぞれから出力される信号は、演算増幅器OPcの差動入力に入力し、演算増幅器OPcによって増幅され、出力信号Sopcとして演算増幅器OPcから出力される。例えば、ピーク検出回路PMON2から出力される信号は、演算増幅器OPcの非反転入力端子に入力される。平均値検出回路AMON2から出力される信号は、演算増幅器OPcの反転入力端子に入力される。
【0076】
出力信号Sopcは、制御電圧生成回路GEN1Aに入力する。出力信号Sopcが制御電圧生成回路GEN1Aに入力することによって、制御電圧生成回路GEN1Aから利得制御電圧Vagc2が出力される。
【0077】
ピーク検出回路PMON2は、TIA出力信号Vtiaoutのピーク値を検出する。ピーク検出回路PMON2は、ピーク値の検出結果を示す信号を、演算増幅器OPcの差動入力の一方(例えば反転入力端子)に出力する。
【0078】
平均値検出回路AMON2は、TIA出力信号Vtiaoutの平均値を検出する。平均値検出回路AMON2は、平均値の検出結果を示す信号を、演算増幅器OPcの差動入力の他方(例えば非反転入力端子)に出力する。なお、上述したように、演算増幅器OPcの差動入力の反転入力端子と非反転入力端子とを入れ替えても、制御電圧生成回路GEN1Aに反転機能を付加するなどして第2利得制御回路AGC2を構成することもできる。
【0079】
演算増幅器OPcは、ピーク検出回路PMON2から出力される信号(ピーク値を示す信号)と平均値検出回路AMON2から出力される信号(平均値を示す信号)とに基づいて、TIA出力信号Vtiaoutの振幅の大きさを示す出力信号Sopcを制御電圧生成回路GEN1に出力する。より詳細には、信号のピーク値からその信号の平均値を差し引くと波高値が求まる。波高値は、振幅の1/2であるため、波高値を検出することで振幅を検出することができる。
【0080】
例えば、上述の電界効果トランジスタTagcによる交流電流の引き抜きが行われず、利得可変回路VGAの利得Avgaが減少されていないとき、出力信号Sopcは、フォトダイオードPDのアノードから出力される電流信号Ipdの大きさに応じた電圧を有する。例えば、電流信号Ipdの交流電流の振幅が大きくなると、出力信号Sopbが出力する電圧は大きくなる。あるいは、電界効果トランジスタTagcによる交流電流の引き抜き量と利得可変回路VGAの利得Avgaとがそれぞれ一定値に保たれているとき、フォトダイオードPDのアノードから出力される電流信号Ipdの大きさに応じて出力信号Sopcが出力される。
【0081】
第2利得制御回路AGC2の制御電圧生成回路GEN1Aは、出力信号Sopcを受けて、利得制御電圧Vagc2を電界効果トランジスタTagcのゲートに出力する。第2利得制御回路AGC2から出力される利得制御電圧Vagc2は、例えば第2利得制御回路AGC2が備える制御電圧生成回路GEN1Aの電界効果トランジスタTd3のドレインから出力される(図4参照)。図4に示すように、制御電圧生成回路GEN1Aは、制御電圧生成回路GEN1と同じ回路構成を有していても良い。なお、制御電圧生成回路GEN1Aは、制御電圧生成回路GEN1と異なる回路構成を有していても良い。
【0082】
図1に示す利得制御電圧Vagc1、及び、図6に示す利得制御電圧Vagc2は、電界効果トランジスタTagcのオン・オフを切り替え、上述の引き抜き量を制御する信号である。電界効果トランジスタTagcがオンの場合、電界効果トランジスタTagcのドレイン、ソース間の抵抗(オン抵抗)を介して電流信号Ipdの交流電流(交流成分)の引き抜きが行われる。
【0083】
電界効果トランジスタTagcがオンの場合、電流信号Ipdの交流成分の一部が電界効果トランジスタTagcを介して第2増幅回路AM2に流れる(引き抜かれる)。従って、第1増幅回路AM1に入力される入力電流Iinは、電流信号Ipdよりも電界効果トランジスタTagcを介して引き抜かれた分(引き抜き量)だけ小さくなる。ここで、入力電流Iinおよび電界効果トランジスタTagcを介して引き抜かれる電流は、いずれも電流信号Ipdの信号成分(交流成分)となっている。
【0084】
電界効果トランジスタTagcがオフの場合、電界効果トランジスタTagcのドレイン、ソース間に電流は流れない。従って、電界効果トランジスタTagcがオフの場合には、電流信号Ipdから交流電流は除かれずに入力電流Iinとして主トランスインピーダンスアンプに入力される。すなわち、電界効果トランジスタTagcによる引き抜きが行われないとき、入力電流Iinは電流信号Ipdにほぼ等しい。なお、電界効果トランジスタTagcがオフのとき、電界効果トランジスタTagcに電流信号が流れ込まないようにするために、入力端子INから見た電界効果トランジスタTagcの出力インピーダンスは、主トランスインピーダンスの入力インピーダンスよりも大きくなるように設定されている。例えば、オフのときの電界効果トランジスタTagcの出力インピーダンスは、主トランスインピーダンスの入力インピーダンスの100倍以上に設定される。
【0085】
図8を参照して、図5に示す構成を有する第1増幅回路AM1の入力と出力とが抵抗素子RF1によって電気的に接続された主トランスインピーダンスアンプを備えるトランスインピーダンス増幅回路1が奏する効果を説明する。図8において、横軸はVctlの電圧値[V]を表す。Vctl[V]は、図1に示す利得制御電圧Vagc1及び図2に示す利得制御電圧Vagc2のそれぞれの電圧値を表す。
【0086】
図8において、縦軸は、電流信号Ipd(光電流)のうち電界効果トランジスタTagc及び第2増幅回路AM2によって除去される交流電流(引き抜き量)の大きさを電流信号Ipdの交流電流の一部が除去される前の大きさで除算して得られる値を表す。すなわち、電流信号Ipdの交流電流のうち電界効果トランジスタTagcによって引き抜かれる電流の割合を示している。
【0087】
曲線G1、G3は、図1のトランスインピーダンス増幅回路1及び図6に示すトランスインピーダンス増幅回路1Aの構成(電界効果トランジスタTagcのソース(あるいはドレイン)がダミー・トランスインピーダンスアンプの出力に接続された構成)によって得られた結果である。曲線G2は、電界効果トランジスタTagcのソースがダミー・トランスインピーダンスアンプの入力に接続された構成(比較例)によって得られた結果である。ここで、いずれの構成においても、第2増幅回路AM2の出力は、抵抗素子RF2を介して第2増幅回路AM2の入力に接続されている。すなわち、第2増幅回路AM2および抵抗素子RF2は、ダミー・トランスインピーダンスアンプを構成している。また、第2増幅回路AM2の回路素子は、第1増幅回路AM1の回路素子と同じ電気的特性を有している。例えば、第2増幅回路AM2の抵抗素子Rc1は、第1増幅回路AM1の抵抗素子Rc1の抵抗値と同じ抵抗値を有する。例えば、第2増幅回路AM2のトランジスタTc1は、第1増幅回路AM1のトランジスタTc1のエミッタ面積と同じエミッタ面積を有する。
【0088】
曲線G1は、本願発明の例示的実施形態において、電界効果トランジスタTagcのゲート幅を16[μm]に設定して得られた結果である。曲線G2は、比較例において、電界効果トランジスタTagcのゲート幅を16[μm]に設定して得られた結果である。曲線G3は、本願発明の例示的実施形態において、電界効果トランジスタTagcのゲート幅を8.5[μm]に設定して得られた結果である。
【0089】
図8の曲線G1及び曲線G2を参照すれば、電流信号Ipdから除去される交流電流(引き抜き量)は、本願発明の例示的実施形態(トランスインピーダンス増幅回路1)の方が、比較例(電界効果トランジスタTagcのソースが第2増幅回路AM2の入力に接続された構成)よりも、大きい。例えば、Vagc1=2VまたはVagc2=2Vのとき、電界効果トランジスタTagcをダミー・トランスインピーダンスアンプの出力に接続した方が、入力に接続した場合よりも45%程度引き抜き量が大きい。
【0090】
図8の曲線G2及び曲線G3を参照すれば、電流信号Ipdから除去される交流電流の量(引き抜き量)は、トランスインピーダンス増幅回路1の構成において電界効果トランジスタTagcのゲート幅が16[μm]程度から8.5[μm]程度に低減された場合(曲線G3)と、電界効果トランジスタTagcのソースが第2増幅回路AM2の入力に接続された構成において電界効果トランジスタTagcのゲート幅が16[μm]程度の場合(曲線G2)との何れにおいても、同程度である。従って、同じ引き抜き量を得るために、電界効果トランジスタTagcをダミー・トランジスタの出力に接続する方(本願発明の例示的実施形態)が入力に接続する場合(比較例)よりも電界効果トランジスタTagcのゲート幅を小さくし得る。電界効果トランジスタTagcのゲート幅が小さいと、電界効果トランジスタTagcの寄生容量が小さくなり、トランスインピーダンス増幅回路1がより広い帯域で電流信号Ipdの増幅を行う点で好ましい。例えば、本願発明の例示的実施形態のトランスインピーダンス増幅回路1は、比較例よりも帯域を向上し得る。
【0091】
以上説明した構成のトランスインピーダンス増幅回路1については、フォトダイオードPDから出力される電流信号Ipdを増幅する主トランスインピーダンスと同一の構成を有するダミー・トランスインピーダンスアンプと、主トランスインピーダンスの入力及びダミー・トランスインピーダンスアンプの出力の間に電気的に接続される電界効果トランジスタTagcとによって、電流信号Ipdから交流電流の一部を好適に引き抜くことができる。
【0092】
電界効果トランジスタTagcが接続されるダミー・トランスインピーダンスの出力は低インピーダンスであるエミッタフォロワの出力となっている。このため、電界効果トランジスタTagcのサイズが比較的小さく、オン抵抗が比較的大きい場合であっても、交流電流の引き抜きが好適に行われ得る。ゲート幅等のサイズが比較的に小さい電界効果トランジスタTagcを用いて交流電流の引き抜きを好適に行い得るので、帯域特性の低下が抑制され得る。
【0093】
更に、主トランスインピーダンスアンプの回路構成とダミー・トランスインピーダンスアンプの回路構成とは、互いに同一である。よって、主トランスインピーダンスアンプの入力電位とダミー・トランスインピーダンスアンプ出力電位を、他の回路を付加することなくほぼ同じ値にし得る。このため、当該他の回路による消費電力の増加を回避し得る。更に、ダミー・トランスインピーダンスアンプの出力の電位を参照電位Vrefとして使用することができるので、利得可変回路VGAの差動入力の他方必要な参照電位Vrefを供給するための回路が不要となる。
【0094】
(変形例2)
図9に示すトランスインピーダンス増幅回路1Bは、図1に示すトランスインピーダンス増幅回路1において、第1増幅回路AM1を後述する第1増幅回路AM1Aに代え、第2増幅回路AM2を後述する第2増幅回路AM2Aに代え、第1利得制御回路AGC1を後述する第1利得制御回路AGC1Aに代えた構成となっている。以下、図9に示すトランスインピーダンス増幅回路1Bの構成のうち、図1に示すトランスインピーダンス増幅回路1の構成と異なる部分について説明する。
【0095】
第1増幅回路AM1は、図5に示す構成に代えて、図12に示す構成を有し得る。図12に示す第1増幅回路AM1Aは、例えばトランジスタTc1及びトランジスタTc2と、抵抗素子Rc1、抵抗素子Rc2、及び抵抗素子RE(利得制御用抵抗素子)と、電界効果トランジスタTre(利得制御用トランジスタ)と、を備える。トランジスタTc1、抵抗素子Rc1、抵抗素子RE、および電界効果トランジスタTreは、反転増幅回路を構成する。トランジスタTc2と抵抗素子Rc2は、エミッタフォロワ回路(エミッタフォロワ)を構成する。
【0096】
トランジスタTc1のベース(制御端子)は、第1増幅回路AM1Aの入力に電気的に接続される。トランジスタTc2のエミッタ(第1電流端子)は、エミッタフォロワの出力であり、第1増幅回路AM1Aの出力に電気的に接続される。トランジスタTc1のコレクタ(第2電流端子)は、トランジスタTc1、抵抗素子Rc1、抵抗素子RE、および電界効果トランジスタTreによって構成される反転増幅回路の出力となる。トランジスタTc2のベース(制御端子)は、トランジスタTc2と抵抗素子Rc2によって構成されるエミッタフォロワの入力となる。トランジスタTc1のコレクタ(第2電流端子)は、トランジスタTc2のベースに電気的に接続される。
【0097】
トランジスタTc1のコレクタは、抵抗素子Rc1を介して電源Vcc2に電気的に接続される。トランジスタTc2のコレクタは、電源Vcc2に電気的に接続される。トランジスタTc1のエミッタは、電界効果トランジスタTreのドレインおよび抵抗素子REに電気的に接続される。
【0098】
電界効果トランジスタTreのソースは接地される。抵抗素子REは、電界効果トランジスタTreのドレイン及びソースの間に並列に電気的に接続される。電界効果トランジスタTreのゲートは、後述する制御電圧生成回路GEN2から出力される利得制御電圧Vtr(第1利得制御電圧)を受ける。
【0099】
トランジスタTc2のエミッタは、抵抗素子Rc2を介して接地される。トランジスタTc2のエミッタは、第1増幅回路AM1Aのエミッタフォロワの出力であり、比較的に低い出力インピーダンスを有する。
【0100】
電源Vcc2は、トランジスタTc1及びトランジスタTc2に、電源電圧VCC2を供給する。
【0101】
第1増幅回路AM1が図12に示す構成を有する場合、図3に示す第1利得制御回路AGC1は、図4に示す制御電圧生成回路GEN1に代えて図11に示す制御電圧生成回路GEN2を備え得る。図10は、制御電圧生成回路GEN1に代えて制御電圧生成回路GEN2を備える第1利得制御回路AGC1Aを示している。
【0102】
制御電圧生成回路GEN2は、例えば制御電圧生成回路GEN1の構成に加えて、電界効果トランジスタTd6(第7電界効果トランジスタ)、抵抗素子Rd6(第8抵抗素子)を更に備える。電界効果トランジスタTd6のゲートは、電界効果トランジスタTd1、電界効果トランジスタTd4のそれぞれのドレインに電気的に接続される。
【0103】
電界効果トランジスタTd6のソースは、電源Vcc3に電気的に接続される。
【0104】
電界効果トランジスタTd6のドレインは、抵抗素子Rd6を介して接地される。電界効果トランジスタTd6と抵抗素子Rd6は、電界効果トランジスタTd6のゲートを入力とし、電界効果トランジスタTd6のドレインを出力とする反転回路を構成する。電界効果トランジスタTd6のドレインは、図12に示す第1増幅回路AM1Aの電界効果トランジスタTreと、第2増幅回路AM2Aの電界効果トランジスタ(電界効果トランジスタTreに対応するトランジスタ)とに電気的に接続される。以下、第1増幅回路AM1Aの電界効果トランジスタTreと第2増幅回路AM2Aの電界効果トランジスタ(電界効果トランジスタTreに対応するトランジスタ)とを、電界効果トランジスタTre等、と表現する。
【0105】
制御電圧生成回路GEN2は、図10に示す第1利得制御回路AGC1Aにおいて用いられ、制御電圧生成回路GEN1と同様に電界効果トランジスタTd3のドレインは、利得可変回路VGAと、電界効果トランジスタTagcのゲートとに、電気的に接続される。この場合、電界効果トランジスタTd3のドレインは、利得可変回路VGAと、電界効果トランジスタTagcのゲートとに、利得制御電圧Vagc1を供給する。
【0106】
制御電圧生成回路GEN2の電界効果トランジスタTd6のドレインは、利得制御電圧Vtrを、図12に示す電界効果トランジスタTre等に出力する。利得制御電圧Vtrは、電界効果トランジスタTre等のオン・オフを切り替え、電界効果トランジスタTre等のオン抵抗を調整する信号である。
【0107】
利得制御電圧Vtrは、利得制御電圧Vagc1(第2利得制御電圧)の増減とは逆に増減する。例えば、利得制御電圧Vagc1が増加するとき、利得制御電圧Vtrは減少する。また、利得制御電圧Vagc1が減少するとき、利得制御電圧Vtrは増加する。
【0108】
より具体的に、利得制御電圧Vagc1が電界効果トランジスタTagcをオンにする場合(電流信号Ipdから交流電流を引き抜く場合)に、利得制御電圧Vtrは、電界効果トランジスタTre等をオフにする。電界効果トランジスタTre等がオフの場合、電界効果トランジスタTre等が動作しておらず、電界効果トランジスタTre等のドレイン・ソース間に電流は流れず、トランジスタTc1のエミッタ電流は抵抗素子REを介してグランド(接地電位)に流れる。したがって、電界効果トランジスタTreがオンしているときのドレイン・ソース間のオン抵抗よりも抵抗素子REの抵抗値を大きく設定しておくことで、電界効果トランジスタTagcによって交流電流の引き抜きを行うときに、主トランスインピーダンスアンプ及びダミー・トランスインピーダンスアンプの入力インピーダンスは大きくなり、第2増幅回路AM2Aの出力インピーダンスは相対的に小さい値となる。よって、電流信号Ipdから電界効果トランジスタTagcを介してダミー・トランスインピーダンスアンプが引き抜き可能な交流電流は、主トランスインピーダンスアンプの入力インピーダンス値とダミー・トランスインピーダンスアンプの出力インピーダンス値との比が大きくなることにより大きくなる。
【0109】
利得制御電圧Vagc1が電界効果トランジスタTagcをオフにする場合(電流信号Ipdから交流電流を引き抜かない場合)に、利得制御電圧Vtrは、電界効果トランジスタTre等をオンにする。電界効果トランジスタTre等がオンの場合、電界効果トランジスタTre等が動作しており、電界効果トランジスタTre等においてドレイン・ソース間に電流が流れる。この場合、主トランスインピーダンスアンプ及びダミー・トランスインピーダンスアンプの入力インピーダンスは、比較的に小さい値となり得る。従って、利得制御電圧Vtrを調整することによって、主トランスインピーダンスアンプの入力インピーダンスを増減することができる。例えば、利得制御電圧Vtrを大きくすると、電界効果トランジスタTre等がオンして主トランスインピーダンスアンプの入力インピーダンスは比較的小さくなる。一方、利得制御電圧Vtrを小さくすると、電界効果トランジスタTre等がオフして主トランスインピーダンスアンプの入力インピーダンスは、上述したように抵抗素子REの抵抗値を電界効果トランジスタTreのオン抵抗よりも大きい値に設定することで比較的大きくなる。
【0110】
電流信号Ipdの交流電流の引き抜き量は、主トランスインピーダンスアンプの入力インピーダンスと主トランスインピーダンスアンプの入力側から見た電界効果トランジスタTagcの入力インピーダンスとの比に応じて変化する。例えば、主トランスインピーダンスアンプの入力インピーダンスと比較して電界効果トランジスタTagcの入力端子IN側から見たときのインピーダンスが小さいと、引き抜き量は大きくなる。従って、利得制御電圧Vagc1を大きくして電界効果トランジスタTagcによる引き抜きを行うときに、利得制御電圧Vtrを小さくして電界効果トランジスタTreをオフすることで電界効果トランジスタTagcのゲート幅を大きくせずに引き抜き量を増やすことができる。これにより、同じ引き抜き量を得るために、引き抜きを行うときに主トランスインピーダンスアンプの入力インピーダンスを大きくすることによって、入力インピーダンスを利得制御電圧Vtrによって制御しないときよりも電界効果トランジスタTagcのゲート幅を小さくし得る。電界効果トランジスタTagcのゲート幅が小さいと、電界効果トランジスタTagcの寄生容量が小さくなり、トランスインピーダンス増幅回路1がより広い帯域で電流信号Ipdの増幅を行う点で好ましい。ゲート幅等のサイズが比較的に小さい電界効果トランジスタTagcを用いて交流電流の引き抜きを好適に行い得るので、帯域特性の低下が抑制され得る。
【0111】
また、利得制御電圧Vagc1の電圧値Vctl[V]と、利得制御電圧Vtrの電圧値Vg[V]とは、例えば、Vg=2.2−Vctl[V]の関係を満たし得る。この場合、例えば、出力信号Sopbの電圧が一定電位Vstより小さいとき、Vctl=1.2[V]且つVg=1.0[V]、又は、出力信号Sopbの電圧が一定電位Vstより大きいとき、Vctl=2.0[V]且つVg=0.2[V]であり得る。
【0112】
ところで、図11に示す制御電圧生成回路GEN2において、利得制御電圧Vtrと利得制御電圧Vagc1は、いずれも出力信号Sopbの電位と一定電位Vstとの差に応じて変化する。しかし、例えば、電界効果トランジスタTd1、Td2、Td4、Td5、抵抗素子Rd1、Rd2、及び電流源CSによって構成される差動増幅回路と同じ回路構成の差動増幅回路を別に用意して、その差動入力の一方を出力信号Sopbとし、その差動入力の他方を一定電位Vstと異なる一定電位Vst‘とし、その差動増幅回路の出力から利得制御電圧Vtrを生成してもよい。これにより、出力信号Sopbに応じた変化を利得制御電圧Vtrと利得制御電圧Vagc1とでそれぞれ独立して設定することもできる。
【0113】
図13を参照して、図9に示すトランスインピーダンス増幅回路1Bが奏する効果を説明する。図13において、横軸はVctlの電圧値[V]を表す。図13において、縦軸は、電流信号Ipd(光電流)のうち電界効果トランジスタTagc及び第2増幅回路AM2Aによって除去される交流電流(引き抜き量)の大きさを電流信号Ipdの交流電流の一部が除去される前の大きさで除算して得られる値を表す。すなわち、電流信号Ipdの交流電流のうち電界効果トランジスタTagcによって引き抜かれる電流の割合を示している。
【0114】
曲線G4は、図12に示す構成を有する第1増幅回路AM1A及び第2増幅回路AM2Aを備えるトランスインピーダンス増幅回路1Bによって得られた結果である。曲線G1は、図5に示す構成を有する第1増幅回路AM1及び第2増幅回路AM2を備えるトランスインピーダンス増幅回路1によって得られた結果であり、図8に示す曲線G1と同じである。ここで、第2増幅回路AM2Aの回路素子は、第1増幅回路AM1Aの回路素子と同じ電気的特性を有している。例えば、第2増幅回路AM2Aの抵抗素子Rc1は、第1増幅回路AM1Aの抵抗素子Rc1の抵抗値と同じ抵抗値を有する。例えば、第2増幅回路AM2AのトランジスタTc1は、第1増幅回路AM1AのトランジスタTc1のエミッタ面積と同じエミッタ面積を有する。
【0115】
図12に示す構成を有する第1増幅回路AM1A(及び第2増幅回路AM2A)は、利得制御電圧Vtrを調整することによって比較的広い範囲で入力インピーダンスの調節が可能である。図5に示す構成を有する第1増幅回路AM1(及び第2増幅回路AM2)は、入力インピーダンスの調節ができない。
【0116】
曲線G1及び曲線G4を参照すれば、入力インピーダンスの調節が可能な第1増幅回路AM1A(及び第2増幅回路AM2A)の方が,電界効果トランジスタTagcによって引き抜きを行うときの主トランスインピーダンスアンプの入力インピーダンスを大きくすることによって、入力インピーダンスの調整ができない第1増幅回路AM1(及び第2増幅回路AM2)よりも、引き抜き量を大きくし得る。そのため、同じ引き引き抜き量を得るために必要な電界効果トランジスタTagcのゲート幅を小さくし得る。電界効果トランジスタTagcのゲート幅が小さいと、電界効果トランジスタTagcの寄生容量が小さくなり、トランスインピーダンス増幅回路1がより広い帯域で電流信号Ipdの増幅を行う点で好ましい。ゲート幅等のサイズが比較的に小さい電界効果トランジスタTagcを用いて交流電流の引き抜きを好適に行い得るので、帯域特性の低下が抑制され得る。
【0117】
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
【0118】
以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
【符号の説明】
【0119】
1、1A、1B…トランスインピーダンス増幅回路、AGC1、AGC1A…第1利得制御回路、AGC2…第2利得制御回路、AM1、AM1A…第1増幅回路、AM2、AM2A…第2増幅回路、AMON1,AMON2…平均値検出回路、AOC…オフセット制御回路、BUF…出力回路、Ca1,Ca2…キャパシタ、CS…電流源、G1,G2,G3,G4…曲線、GEN1,GEN2…制御電圧生成回路、Iin…入力電流、IN…入力端子、Ipd…電流信号、OPa,OPb,OPc…演算増幅器、OUTn,OUTp…出力端子、PD…フォトダイオード、PMON1,PMON2…ピーク検出回路、Ra1,Ra2,Rc1,Rc2,Rd1,Rd2,Rd3,Rd6,RF1,RF2…抵抗素子、Sopb,Sopc…出力信号、Tagc,Taoc,Td1,Td2,Td3,Td4,Td5,Td6…電界効果トランジスタ、Tc1,Tc2…トランジスタ、Vagc1,Vagc2,Vtr…利得制御電圧、Vaoc…オフセット制御電圧、Vcc1,Vcc2,Vcc3…電源、VGA…利得可変回路、Vout1n,Vout1p,Vout2n,Vout2p…出力信号、Vref…参照電位、Vst…一定電位、Vtiaout…TIA出力信号。

【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】