(19)【発行国】日本国特許庁(JP)
【公報種別】再公表特許(A1)
(11)【国際公開番号】WO2013099050
(43)【国際公開日】20130704
【発行日】20150430
(54)【発明の名称】炭化珪素半導体素子の製造方法及び炭化珪素半導体素子及び炭化珪素半導体モジュール
(51)【国際特許分類】
   H01L 21/329 20060101AFI20150403BHJP
   H01L 29/872 20060101ALI20150403BHJP
   H01L 29/47 20060101ALI20150403BHJP
   H01L 25/07 20060101ALI20150403BHJP
【FI】
   !H01L29/86 301P
   !H01L29/48 P
   !H01L29/48 F
   !H01L29/48 D
   !H01L29/86 301D
   !H01L29/86 301F
   !H01L25/04 A
【審査請求】有
【予備審査請求】未請求
【全頁数】18
【出願番号】2013551179
(21)【国際出願番号】JP2012004358
(22)【国際出願日】20120705
(31)【優先権主張番号】2011289218
(32)【優先日】20111228
(33)【優先権主張国】JP
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IS,JP,KE,KG,KM,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LT,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,ZA
(71)【出願人】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
【住所又は居所】東京都千代田区丸の内二丁目7番3号
(74)【代理人】
【識別番号】100088672
【弁理士】
【氏名又は名称】吉竹 英俊
(74)【代理人】
【識別番号】100088845
【弁理士】
【氏名又は名称】有田 貴弘
(72)【発明者】
【氏名】沢田 隆夫
【住所又は居所】東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内
(72)【発明者】
【氏名】三宅 英孝
【住所又は居所】東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内
(72)【発明者】
【氏名】中西 洋介
【住所又は居所】東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内
(72)【発明者】
【氏名】末廣 善幸
【住所又は居所】東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内
(72)【発明者】
【氏名】藤井 善夫
【住所又は居所】東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内
【テーマコード(参考)】
4M104
【Fターム(参考)】
4M104AA03
4M104BB14
4M104BB16
4M104BB21
4M104DD02
4M104DD79
4M104DD84
4M104EE06
4M104EE18
4M104FF13
4M104FF31
4M104FF35
4M104GG02
4M104HH20
(57)【要約】
端側面に導電層を、正確かつ簡便に形成した炭化珪素半導体素子を得る。
炭化珪素半導体デバイス基板1a上に形成された複数の半導体デバイス18を放電加工法によりそれぞれの炭化珪素半導体素子に切り出し、炭化珪素半導体素子の端側面に炭化珪素半導体デバイス基板1aの炭化珪素基体11の体積抵抗率よりも低い体積抵抗率を有する導電層17を形成する工程を含む。
【特許請求の範囲】
【請求項1】
炭化珪素半導体デバイス基板上に形成された複数の半導体デバイスを放電加工法によりそれぞれの炭化珪素半導体素子に切り出し、前記炭化珪素半導体素子の端側面に前記炭化珪素半導体デバイス基板の炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する導電層を形成する工程を含む炭化珪素半導体素子の製造方法。
【請求項2】
前記工程で前記炭化珪素半導体素子の端側面に形成された導電層の体積抵抗率が7Ωcm以下である請求項1に記載の炭化珪素半導体素子の製造方法。
【請求項3】
前記工程で前記炭化珪素半導体素子の端側面に形成された導電層の厚みが10μm以上、20μm以下である請求項1に記載の炭化珪素半導体素子の製造方法。
【請求項4】
前記工程で前記炭化珪素半導体素子の端側面に形成された導電層の結晶性が炭化珪素基板の結晶性よりも低い請求項1に記載の炭化珪素半導体素子の製造方法。
【請求項5】
前記工程で前記炭化珪素半導体素子の端側面に形成された導電層の表面粗さが0.1μm以上10μm以下である請求項1に記載の炭化珪素半導体素子の製造方法。
【請求項6】
前記炭化珪素半導体素子の端側面に形成された導電層が珪素欠乏層である請求項1乃至5のいずれか1項に記載の炭化珪素半導体素子の製造方法。
【請求項7】
前記放電加工法において、前記炭化珪素半導体デバイス基板表面に冷却機構を備える請求項1乃至6のいずれか1項に記載の炭化珪素半導体素子の製造方法。
【請求項8】
端側面に炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層を備えた炭化珪素半導体素子。
【請求項9】
前記珪素欠乏層の体積抵抗率が7Ωcm以下である請求項8に記載の炭化珪素半導体素子。
【請求項10】
前記珪素欠乏層の厚みが10μm以上、20μm以下である請求項8に記載の炭化珪素半導体素子。
【請求項11】
前記珪素欠乏層の結晶性が炭化珪素基板の結晶性よりも低い請求項8に記載の炭化珪素半導体素子。
【請求項12】
前記珪素欠乏層の表面粗さが0.1μm以上10μm以下である請求項8に記載の炭化珪素半導体素子。
【請求項13】
請求項8乃至12のいずれか1項に記載の炭化珪素半導体素子を用いた炭化珪素半導体モジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、炭化珪素半導体素子の製造方法及び炭化珪素半導体素子及び炭化珪素半導体モジュールに関するものであり、詳しくは放電破壊に対する信頼性の高い炭化珪素半導体素子の製造方法及び炭化珪素半導体素子及び炭化珪素半導体モジュールに関するものである。
【背景技術】
【0002】
炭化珪素半導体素子では、高電圧が印加されるため、炭化珪素半導体素子の端側面に電荷が蓄積されやすく、蓄積された電荷が沿面放電を引き起こして素子が破壊されることが知られている。
【0003】
この沿面放電を防ぐために、炭化珪素半導体素子の表面に金属膜を形成して、炭化珪素半導体素子に高電圧が印加され、炭化珪素半導体素子の端側面等に蓄積された電荷の局在化を防ぐ方法(例えば、特許文献1)が提案されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2009−224641号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
沿面放電を防ぐために、炭化珪素半導体素子表面に金属膜等の導電層を形成する場合、炭化珪素半導体素子の4つの端側面にも導電層を形成することが必要である。しかし、切断された炭化珪素半導体素子の厚みは薄く、通常350μm以下である。この炭化珪素半導体素子の端側面に、導電ペースト、金属蒸着膜、半田等からなる導電層を、正確かつ簡便に形成することは非常に困難であるという問題がある。
【0006】
本発明は、このような課題を解決するためになされたもので、炭化珪素半導体素子の端側面に導電層を、正確かつ簡便に形成し、炭化珪素半導体素子の沿面放電を防ぎ、信頼性の高い炭化珪素半導体素子の製造方法及び炭化珪素半導体素子及び炭化珪素半導体モジュールを得ることを目的としている。
【課題を解決するための手段】
【0007】
本発明の炭化珪素半導体素子の製造方法は、炭化珪素半導体デバイス基板上に形成された複数の半導体デバイスを放電加工法によりそれぞれの炭化珪素半導体素子に切り出し、炭化珪素半導体素子の端側面に炭化珪素半導体デバイス基板の炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する導電層を形成する工程を含むものである。
【0008】
また、本発明の炭化珪素半導体素子は、炭化珪素半導体素子の端側面に炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層を備えたものである。
【発明の効果】
【0009】
本発明の製造方法を用いることにより、炭化珪素半導体デバイス基板を切断して作製した炭化珪素半導体素子の端側面に炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する導電層を正確かつ簡便に形成することができ、炭化珪素半導体素子に高電圧を印加した場合に見られる沿面放電を防止し、信頼性の高い炭化珪素半導体素子の製造方法を得ることができる。
【0010】
また、本発明の炭化珪素半導体素子は、その端側面に炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層を有するので、沿面放電の発生が抑制された信頼性の高い炭化珪素半導体素子を得ることができる。さらに副次的な効果として、放電加工により炭化珪素半導体素子の端側面に形成した導電層の表面粗さを0.1μm以上10μm以下とすることで、炭化珪素半導体モジュール作製において炭化珪素半導体素子とそれを覆う樹脂との密着性の向上した炭化珪素半導体素子を得ることができる。
【図面の簡単な説明】
【0011】
【図1】実施の形態1で用いたワイヤーカット放電加工機の概略図である。
【図2】実施の形態1におけるショットキーバリアダイオードの断面模式図である。
【図3】実施の形態2で用いたマルチワイヤーカット放電加工機の概略図である。
【図4】実施の形態3における炭化珪素半導体デバイス基板の放電加工時の表面冷却機構を示す上面模式図である。
【図5】実施の形態3における炭化珪素半導体デバイス基板の放電加工時の表面冷却機構を示す断面模式図である。
【図6】(a)は、実施の形態4における炭化珪素半導体デバイス基板とワイヤー線と間に印加したパルス電圧特性、(b)はその条件で加工した時の表面粗さの模式図である。
【図7】実施の形態4で示す条件で作製した炭化珪素半導体デバイス基板から炭化珪素半導体素子を切断した際の、炭化珪素半導体素子の端側面に形成された導電層表面のAFM(Atomic force microscope)像である。
【発明を実施するための形態】
【0012】
実施の形態の説明及び各図において、同一の符号を付した部分は、同一又は相当する部分を示すものである。また、実施の形態において、炭化珪素半導体デバイス基板とは、炭化珪素ウエハ基板にダイオード、トランジスタ等の半導体デバイスを形成した状態のものを示し、炭化珪素半導体素子とは、炭化珪素半導体デバイス基板から切り出された半導体デバイスあって、単独で電子部品としての機能を有するものを示している。また、炭化珪素半導体モジュールとは、1個または複数の炭化珪素半導体素子と、必要に応じて、その他の電子部品とを合わせて、動作、機能する状態としたものを示している。なお、炭化珪素半導体素子としては、ショットキーバリアダイオード等の各種ダイオードであっても良く、MOSFET(電界効果トランジスタ)等の各種トランジスタ、さらにはそれらの半導体素子の組み合わせであっても良いことは言うまでも無い。
【0013】
実施の形態1.
<炭化珪素半導体デバイス基板の切断>
図1を用いて、本実施の形態における炭化珪素半導体デバイス基板1aの切断工程を説明する。図1は、実施の形態1で用いたワイヤーカット放電加工機の概略図である。
【0014】
炭化珪素半導体デバイス基板1a上に半導体デバイスが複数個形成され、その後に放電加工法を用いて炭化珪素半導体デバイス基板1aを切断し、個々の炭化珪素半導体素子が切り出される。本実施の形態では炭化珪素ショットキーバリアダイオードを炭化珪素半導体デバイス基板1a上に形成し、切り出して炭化珪素ショットキーバリアダイオード素子を得た。炭化珪素ショットキーバリアダイオードの構造は後述する。
【0015】
図1に示すように、本実施の形態においては、シングルワイヤー型のワイヤーカット放電加工機を用いた。ワイヤーカット放電加工機は、ワイヤーガイド2aにかけられたワイヤー線3a、加工対象物を載せX−Y面内での移動が可能なステージ4a、ステージを移動させ切断位置を変化させるステージ制御部5a、パルス電圧をワイヤー線に印加する加工電源6a、ワイヤー線の送りを制御するワイヤー制御部7a、及び放電加工の工程全体を制御する放電加工制御部8aから構成されている。
【0016】
炭化珪素ショットキーバリアダイオードが複数個形成された炭化珪素半導体デバイス基板1aが、導電性のダイシングテープを用いてステージ4aに固定される。ワイヤー線3aと炭化珪素半導体デバイス基板1aとに加工電源6aからパルス電圧が印加され、切断が開始される。炭化珪素半導体デバイス基板1aの端部から切断し、ステージ制御部5aによりステージ4aを移動させて炭化珪素半導体デバイス基板1aが切断され、炭化珪素半導体素子が切り出される。
【0017】
本実施の形態においては、放電加工機のワイヤー線3aは、厚さ1μmの黄銅被覆した直径50μmのスチール線が用いられる。また、ワイヤー線3aに印加されるパルス電圧は、ワイヤー線側を(−)、炭化珪素半導体デバイス基板1a側を(+)として接続されて印加された。パルス幅1μ秒(25%duty)、80Vのパルス電圧を印加し、ワイヤー線3aの送り速度は0.5mm/分で、純水中で切断を行なった。
【0018】
<炭化珪素ショットキーバリアダイオードの構成>
図2を用いて、本実施の形態における炭化珪素ショットキーバリアダイオードの構成を説明する。図2は、実施の形態1におけるショットキーバリアダイオードの断面模式図である。
【0019】
n型で低抵抗の炭化珪素基板9上に、n型の炭化珪素エピタキシャル層10が形成される。本実施の形態においては、この炭化珪素基板9と炭化珪素エピタキシャル層10を合わせて、炭化珪素基体11と呼ぶ。ここで用いた炭化珪素基板9は、結晶構造が4Hの炭化珪素基板であり、六方晶の(0001)面が炭化珪素基板表面から8°あるいは4°傾いた結晶構造となっている。
【0020】
この炭化珪素エピタキシャル層10の表面に、p型不純物として例えばアルミニウム(Al)を含有するイオン注入領域12がリング状に形成される。また、このイオン注入領域12に囲まれた炭化珪素エピタキシャル層10の表面には、周囲がイオン注入層12の表面の一部を覆うようにショットキー電極13が形成され、このショットキー電極13上にアノード電極14が形成される。
【0021】
さらに、炭化珪素エピタキシャル層10の表面を覆うように、ポリイミドからなる絶縁層15が形成される。
【0022】
炭化珪素基板9の裏面、つまりn型の炭化珪素エピタキシャル層10を形成した面の反対面にはカソード電極16が形成される。ここでカソード電極16はNi(ニッケル)が用いられ、電極形成後約1000℃に加熱してシリサイド化される。
【0023】
さらに、本実施の形態の炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子では、炭化珪素基体11の4つの端側面、つまり放電加工機により切断した4つの面に導電層17が形成される。
【0024】
<導電層について>
放電加工機により切断した炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子の端側面に形成された導電層17の体積抵抗率は、放電加工機の切断条件により変化するが、主に2〜7Ωcmであり、炭化珪素基体11を構成する炭化珪素基板9や炭化珪素エピタキシャル層10と比べ非常に低抵抗であった。また導電層17の膜厚は15μmであった。
【0025】
また、炭化珪素半導体素子の端側面に形成された導電層17は、炭化珪素基板9や炭化珪素エピタキシャル層10に比べ、珪素元素の比率が低く、炭素リッチ層、言い換えれば、珪素欠乏層であり、結晶構造も端側面以外の炭化珪素が六方晶の4Hであるが、この低抵抗の珪素欠乏層は炭化珪素基板9や炭化珪素エピタキシャル層10よりも結晶性が低下していることが確認された。
【0026】
導電層17についての以上の検討の結果、放電加工により切断した炭化珪素半導体素子の端側面に形成された導電層17は、低抵抗の珪素欠乏層であることが分かった。
【0027】
この放電加工法による切断工程においては、切断部分の炭化珪素は非常に高温に加熱され、溶融する。さらに加熱されると、炭素と珪素を比較すると珪素の沸点の方が低いため、珪素が優先的に気化され、炭素は気化することなく溶融状態で残存すると考えられる。
【0028】
この状態で、炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子が切断され、冷却されると、炭化珪素半導体素子の端側部には通常の炭化珪素と比べ、珪素が欠乏するため、炭素リッチとなった低抵抗の珪素欠乏層が形成されたと考えられる。
【0029】
<低抵抗の珪素欠乏層の効果>
以上のように、炭化珪素半導体素子の端側部に炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層(導電層17)を有する、炭化珪素半導体デバイス基板1aから放電加工法を用いて切り出した炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子は、高電圧を印加した場合でも沿面放電を生じることがなく、放電破壊を生じない高い信頼性を示した。
【0030】
さらに、炭化珪素半導体デバイス基板1aから放電加工法を用いて切り出した炭化珪素半導体素子をパッケージ加工し、高電圧を印加して評価しても同様に放電破壊を生じない高い信頼性が得られた。
【0031】
この導電層17である炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層は、放電加工機により切断する工程中に形成されるため、切断面、つまり炭化珪素半導体素子の端側面に正確に形成することができ、新たな工程を必要としないので簡便に炭化珪素半導体素子の高電圧印加時の沿面放電を防止することができ、高い信頼性を得ることができる。
【0032】
本実施の形態では、ワイヤー線3aの直径50μmとしたが、特に限定するものではなく、直径25μmから500μmのワイヤー線3aであれば用いることができる。ただし、細いワイヤー線では、十分な電流を流すことができず、加工速度が非常に遅くなる場合がある。また太い場合は、一般に切断する時の加工幅(溶融し除去される幅)はワイヤー線の直径よりやや大きくなるため、細かい炭化珪素半導体素子の切り出しには不向きである。このような観点から、ワイヤー線3aの直径は、50μmから100μmが好ましい。
【0033】
本実施の形態では、パルス電圧は80V、パルス幅1μ秒(25%duty)、ワイヤー送り速度0.5mm/分としたが、特に限定されるものではなく、切断する炭化珪素半導体デバイス基板1aの特性、厚み等に基づいて定めることができる。具体的には、パルス電圧50V〜300V、パルス幅0.1〜10μ秒、10〜80%duty、ワイヤー送り速度0.1mm〜10mm/分の範囲で切断の状況に応じて、調整することが好ましい。
【0034】
また、本実施の形態では、ショットキー電極13はTiが用いられたが、特に限定するものではなく、Mo等を用いることができる。また、アノード電極14にはAlが用いられたが、特に限定するものではなく、Cu、Al/Ni/Au等の金属膜を用いることができる。
【0035】
さらに、炭化珪素エピタキシャル層10の表面を覆う絶縁膜15はポリイミドを用いたが、特に限定するものではなく、絶縁性を有し、炭化珪素基板面に形成できるものであれば良く、SiO、SOG(Spin on Glass)等の無機膜でも用いることができる。
【0036】
炭化珪素半導体素子の端側部に炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層(導電層17)の体積抵抗率は特に限定するものではないが、7Ωcm以下であることが好ましい。7Ωcm以下では蓄積した電荷を局在化させない効果が顕著であり、炭化珪素半導体素子の沿面放電を確実に防止することができる。
【0037】
炭化珪素半導体素子の端側部の、炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層(導電層17)の膜厚は特に限定するものではないが、蓄積した電荷を局在化させず、製造工程での傷、衝撃等によっても低抵抗の珪素欠乏層(導電層17)が安定である観点から、10μm以上、20μm以下であることが好ましい。
【0038】
また、本実施の形態においては、炭化珪素半導体デバイス基板1a上に作成した炭化珪素半導体素子である炭化珪素ショットキーバリアダイオードを切断した例を示したが、その他の炭化珪素半導体素子である、電界効果半導体(MOSFET等)、絶縁ゲートバイポーラ半導体(IGBT)であっても同様の効果、具体的には、正確かつ簡便に低抵抗の珪素欠乏層を炭化珪素半導体素子の端側面に作成することができ、高電圧印加時の沿面放電を防止し、この炭化珪素半導体素子を用いた炭化珪素半導体モジュールは高い信頼性を得ることができる。
【0039】
実施の形態2
<炭化珪素半導体デバイス基板の切断>
図3を用いて、本実施の形態における炭化珪素半導体デバイス基板1bの切断工程を説明する。図3は、実施の形態2で用いたマルチワイヤーカット放電加工機の概略図である。
【0040】
実施の形態1においては、1本のワイヤー線3aを用いた放電加工機を用いたが、本実施の形態においては、より炭化珪素半導体デバイス基板1bから炭化珪素半導体素子を効率的に切り出すことができるよう、マルチワイヤー方式の放電加工機が用いられる。
【0041】
放電加工制御部8bは、ステージ制御部5b、加工電源6b、ワイヤー制御部7bに信号を送り、それぞれステージ制御部5bによりステージの高さ、位置を、加工電源6bによりワイヤー線3bとステージ4b間に印加するパルス電圧、パルス幅等を、ワイヤー制御部7bによりワイヤー線3bの送り速度を、制御用コンピュータ(図示せず)に入力された加工条件等に従って調整し制御する。
【0042】
まず、ステージ4b上に実施の形態1と同様の炭化珪素ショットキーバリアダイオードを形成した炭化珪素半導体デバイス基板1bが導電性のダイシング保護テープ上に貼り付けて固定される。ステージ4bの高さを調整し、炭化珪素半導体デバイス基板1bとワイヤー線3bが、所定の間隙を保つように調整する。
【0043】
ワイヤーガイド2bに掛けたワイヤー線3bを一定の送り速度で移動させながら、ワイヤー線3bにパルス電圧を印加し、炭化珪素半導体デバイス基板1bの切断を行なう。炭化珪素半導体デバイス基板1bの表面が溶融し、切断されると、炭化珪素半導体デバイス基板1bとワイヤー線3bの間隙を保持するように、ステージ4bの高さを逐次調整する。この工程を継続して繰り返し、炭化珪素半導体デバイス基板1bの切断を行ない、炭化珪素ショットキーバリアダイオードが個々の炭化珪素半導体素子ごとに切り出される。
【0044】
<炭化珪素ショットキーバリアダイオードの構成等>
切り出した炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子は、実施の形態1と同様に図2に示した構成であり、切断面には導電層17である低抵抗の珪素欠乏層が形成される。この低抵抗の珪素欠乏層の体積低効率は5Ωcm、膜厚は約15μmであった。
【0045】
<低抵抗の珪素欠乏層の効果>
以上のように、その端側部に導電層17である低抵抗の珪素欠乏層を有する、炭化珪素半導体デバイス基板1bからマルチワイヤーカット放電加工機を用いて切り出した炭化珪素半導体素子である炭化珪素ショットキーバリアダイオードは、高電圧を印加した場合でも沿面放電を生じることがなく、高い信頼性を示した。
【0046】
さらに、炭化珪素半導体デバイス基板1bから放電加工法を用いて切り出した炭化珪素半導体素子を用いた炭化珪素半導体モジュールは、高電圧を印加して評価しても同様に放電破壊を生じない高い信頼性が得られた。
【0047】
この低抵抗の珪素欠乏層は、放電加工機により切断する工程中に形成されるため、切断面、つまり炭化珪素半導体素子の端側面に正確に形成することができ、新たな工程を必要としないので簡便に炭化珪素半導体素子の端側面に導電層17である低抵抗の珪素欠乏層を形成することができ、信頼性の高い炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子を得ることができる。また、この炭化珪素半導体素子を用いた炭化珪素半導体モジュールは高い信頼性を得ることができる。
【0048】
本実施の形態においては、ワイヤー線3bの直径75μm、パルス電圧150V、パルス幅0.2μ秒(50%duty)の条件で切断を行なったが、特に限定されるものではなく、切断する炭化珪素半導体デバイス基板1bの特性、厚み等に基づいて定めることができる。具体的には、実施の形態1と同様に、パルス電圧50V〜300V、パルス幅0.1〜10μ秒、10〜80%duty、ワイヤー送り速度0.1mm〜10mm/分の範囲で切断の状況に応じて、調整することが好ましい。
【0049】
実施の形態3
実施の形態2のマルチワイヤーカット放電加工機を用いて、実施の形態1と同様の炭化珪素半導体素子である炭化珪素ショットキーバリアダイオードを形成した炭化珪素半導体デバイス基板1cの切断を行なった。本実施の形態においては、図4に示すように、切断する炭化珪素半導体デバイス基板1c上に冷却板19を取り付けた。
【0050】
図4は実施の形態3における炭化珪素半導体デバイス基板1cの放電加工時の表面冷却機構を示す上面模式図、図5は実施の形態3における炭化珪素半導体デバイス基板1cの放電加工時の表面冷却機構を示す断面模式図である。マルチワイヤーカット放電加工機では、同時に複数のワイヤー線3cを用いて炭化珪素半導体デバイス基板1cを切断するが、図4においては構成を簡略化するために、1本のワイヤー線3cのみ着目し、ワイヤー線3c、炭化珪素半導体デバイス基板1c、半導体デバイス18と冷却板19との位置関係を図示した。
【0051】
冷却板19は、銅からなり、ワイヤー線3cを挟むように、一定の間隙を保持して炭化珪素半導体デバイス基板1c面に取り付けられる。放電加工法により切断する時には、ワイヤー線3cに近接する切断部分は非常に高温に加熱され、溶融されることで切断される。切断後、すぐに冷却しない場合、炭化珪素半導体デバイス基板1c上に形成した半導体デバイス18の絶縁層(図5には図示しないが、図2の絶縁層15に相当する。)等を形成する樹脂膜やアノード電極等の電極材料がその熱の影響で劣化する場合がある。
【0052】
そこで本実施の形態においては、放電加工法により切断した後に、炭化珪素半導体デバイス基板1cをすぐに冷却できるように、冷却板19を取り付け、実施の形態2と同様の切断条件で、炭化珪素半導体デバイス基板1cの切断を行なった。
【0053】
本実施の形態に示す冷却板19を備えた炭化珪素半導体デバイス基板1cの切断により、切断後に炭化珪素半導体デバイス基板1cが冷却されるため、絶縁膜を形成する樹脂膜や電極材料の劣化のない、炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子を得ることができた。
【0054】
また、炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子の切断面である、炭化珪素半導体素子の端側面には導電層17である低抵抗の珪素欠乏層が形成され、炭化珪素ショットキーバリアダイオードは高電圧を印加した場合でも沿面放電を生じることがなく、高い信頼性を示した。
【0055】
さらに、炭化珪素半導体デバイス基板1cから放電加工法を用いて切り出した炭化珪素半導体素子を用いた炭化珪素半導体モジュールも、高電圧を印加して評価しても同様に放電破壊を生じない高い信頼性が得られた。
【0056】
この低抵抗の珪素欠乏層は、放電加工機により切断する工程中に形成されるため、切断面、つまり炭化珪素半導体素子の端側面に正確に形成することができ、新たな工程を必要としないので簡便に炭化珪素半導体素子の信頼性を高めることができる。
【0057】
なお、上述した各実施の形態で得た炭化珪素からなる炭化珪素半導体素子は、他の半導体素子、他の電子部品と組み合わせて、炭化珪素半導体モジュールとして使用することもできることは言うまでも無い。
【0058】
実施の形態4
実施の形態2のマルチワイヤーカット放電加工機を用いて、実施の形態1と同様の炭化珪素半導体素子である炭化珪素ショットキーバリアダイオードを形成した炭化珪素半導体デバイス基板1dの切断を行った。実施の形態1〜3では、炭化珪素半導体デバイス基板を切断した後に、炭化珪素半導体素子の端側面に形成される導電層17の体積抵抗率、放電破壊に対する信頼性を中心に評価してきたが、本実施の形態では、導電層17の表面粗さ(Ra)に着目し、炭化珪素半導体素子表面に形成する樹脂膜の密着性を評価した。
【0059】
図6(a)は炭化珪素半導体デバイス基板とワイヤー線の間に印加したパルス電圧特性、図6(b)は、その結果得られた導電層の表面粗さのイメージ図を示している。本実施の形態においては、炭化珪素半導体デバイス基板1dの切断を、直径50μmのワイヤ線3aを用い、図6(a)に示すように、パルス電圧80V、パルス幅1μ秒(50%duty)の条件で行い、3パルスに1回の割合でパルス電圧120Vのパルス電圧を印加した。ワイヤー線3aの送り速度は0.5mm/分とした。
【0060】
図7は本実施の形態で炭化珪素半導体デバイス基板から炭化珪素半導体素子を切断した際の炭化珪素半導体素子の端側面に形成された導電層表面のAFM(Atomic Force Microscope)像である。図7に示したように作製した導電層17の表面のAFM観察を行い、表面粗さ(Ra)を求めた。表面粗さは約0.4μmであり、図6(b)に表面粗さのイメージ図を示したように、パルス電圧を変化させた周期で表面形状が変化した。本実施の形態では、パルス電圧を周期的に変化させることで切断表面の表面粗さを変えることを示したが、パルス電圧だけでなく、ワイヤー線の送り速度、パルス幅、duty比等を同様に周期的に変えることでも表面粗さを変えることができる。また本実施の形態では、図4に示した冷却板19を設置せずに加工したが、冷却板19を用いても同様に切断を行うことができる。
【0061】
この切断した炭化珪素ショットキーバリアダイオードの表面に樹脂膜を形成すると高い密着力を示し、優れた信頼性の樹脂膜を得ることができた。上記の切断条件を種々変えて、表面粗さの異なる切断面を形成して樹脂膜の密着性、信頼性を評価したところ、導電層17の表面粗さを0.1μm以上、10μm以下としたとき高い密着力、優れた信頼性を得ることができた。導電層17の表面粗さが0.1μm未満では表面粗さが小さく、良好な密着性を得ることができなかった。また表面粗さが10μmを超える場合は、樹脂膜の密着性は比較的十分であったが、膜表面の凹凸が大きく、段差部分から水分の侵入等が起こり、信頼性を高めることができなかった。
【符号の説明】
【0062】
1a 炭化珪素半導体デバイス基板、1b 炭化珪素半導体デバイス基板、1c 炭化珪素半導体デバイス基板、1d 炭化珪素半導体デバイス基板2a ワイヤーガイド、2b ワイヤーガイド、3a ワイヤー線、3b ワイヤー線、3c ワイヤー線、4a ステージ、4b ステージ、5a ステージ制御部、5b ステージ制御部、6a 加工電源、6b 加工電源、7a ワイヤー制御部、7b ワイヤー制御部、8a 放電加工制御部、8b 放電加工制御部、9 炭化珪素基板、10 エピタキシャル炭化珪素層、11 炭化珪素基体、12 イオン注入領域、13 ショットキー電極、14 アノード電極、15 絶縁層、16 カソード電極、17 導電層、18 半導体デバイス、19 冷却板。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】

【手続補正書】
【提出日】20140529
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
炭化珪素半導体デバイス基板上に形成された複数の半導体デバイスの間を切断してそれぞれ炭化珪素半導体素子として形成する工程と、前記炭化珪素半導体素子の端側面に前記炭化珪素半導体デバイス基板の炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層を形成する工程とを、放電加工法を用いて一工程で行う炭化珪素半導体素子の製造方法。
【請求項2】
前記珪素欠乏層の体積抵抗率が7Ωcm以下である請求項1に記載の炭化珪素半導体素子の製造方法。
【請求項3】
前記珪素欠乏層の厚みが10μm以上、20μm以下である請求項1に記載の炭化珪素半導体素子の製造方法。
【請求項4】
前記珪素欠乏層の表面粗さが0.1μm以上10μm以下である請求項1に記載の炭化珪素半導体素子の製造方法。
【請求項5】
前記放電加工法を用いた前記一工程を行う際に、前記炭化珪素半導体デバイス基板表面に冷却機構が取り付けられる請求項1に記載の炭化珪素半導体素子の製造方法。
【請求項6】
炭化珪素半導体デバイス基板上に形成された複数の半導体デバイスの間を放電加工法を用いて切断してそれぞれを炭化珪素半導体素子として形成する工程を行った際に同時に形成され、かつ、前記炭化珪素半導体デバイス基板の炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層を、端側面に備えた炭化珪素半導体素子。
【請求項7】
前記珪素欠乏層の体積抵抗率が7Ωcm以下である請求項に記載の炭化珪素半導体素子。
【請求項8】
前記珪素欠乏層の厚みが10μm以上、20μm以下である請求項6に記載の炭化珪素半導体素子。
【請求項9】
前記珪素欠乏層の表面粗さが0.1μm以上10μm以下である請求項に記載の炭化珪素半導体素子。
【請求項10】
請求項6から請求項9のうちいずれか1項に記載の炭化珪素半導体素子を用いた炭化珪素半導体モジュール
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正の内容】
【0007】
本発明の炭化珪素半導体素子の製造方法は、炭化珪素半導体デバイス基板上に形成された複数の半導体デバイスの間を切断してそれぞれ炭化珪素半導体素子として形成する工程と、炭化珪素半導体素子の端側面に炭化珪素半導体デバイス基板の炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層を形成する工程とを、放電加工法を用いて一工程で行うものである。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【補正の内容】
【0008】
また、本発明の炭化珪素半導体素子は、炭化珪素半導体デバイス基板上に形成された複数の半導体デバイスの間を放電加工法を用いて切断してそれぞれを炭化珪素半導体素子として形成する工程を行った際に同時に形成され、かつ、炭化珪素半導体デバイス基板の炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層を、端側面に備えたものである。

【国際調査報告】