(19)【発行国】日本国特許庁(JP)
【公報種別】再公表特許(A1)
(11)【国際公開番号】WO2014050035
(43)【国際公開日】20140403
【発行日】20160822
(54)【発明の名称】ミラーデバイスの製造方法
(51)【国際特許分類】
   G02B 26/08 20060101AFI20160725BHJP
   B81C 1/00 20060101ALI20160725BHJP
【FI】
   !G02B26/08 E
   !B81C1/00
【審査請求】未請求
【予備審査請求】未請求
【全頁数】29
【出願番号】2014538157
(21)【国際出願番号】JP2013005533
(22)【国際出願日】20130919
(31)【優先権主張番号】2012217747
(32)【優先日】20120928
(33)【優先権主張国】JP
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IS,JP,KE,KG,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LT,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ
(71)【出願人】
【識別番号】000183369
【氏名又は名称】住友精密工業株式会社
【住所又は居所】兵庫県尼崎市扶桑町1番10号
(74)【代理人】
【識別番号】110001427
【氏名又は名称】特許業務法人前田特許事務所
(72)【発明者】
【氏名】三崎 登紀子
【住所又は居所】兵庫県尼崎市扶桑町1番10号 住友精密工業株式会社内
【テーマコード(参考)】
2H141
3C081
【Fターム(参考)】
2H141MA12
2H141MB24
2H141MB62
2H141MC09
2H141MD13
2H141MD17
2H141MD20
2H141MD23
2H141MD24
2H141MD31
2H141ME01
2H141ME04
2H141ME06
2H141ME13
2H141ME28
2H141MF25
2H141MG01
2H141MZ03
2H141MZ06
2H141MZ16
2H141MZ24
2H141MZ25
2H141MZ26
2H141MZ28
3C081AA01
3C081AA17
3C081BA07
3C081BA28
3C081BA44
3C081BA46
3C081BA47
3C081BA55
3C081BA72
3C081BA76
3C081CA02
3C081CA14
3C081CA15
3C081CA23
3C081CA28
3C081CA29
3C081CA31
3C081DA04
3C081DA27
3C081DA30
3C081EA09
(57)【要約】
アクチュエータ本体部分251の外周部分255のSiO膜240をエッチングするときに、アクチュエータ本体部分251の表面にSiO膜240を圧電素子4よりも外側にはみ出す状態で残存させる。アクチュエータ本体部分251及びミラー部分252を覆う第3レジストマスク330を形成してエッチングするときに、第3レジストマスク330は、ミラー部分252の外周部分256を露出させる第2スリット332とアクチュエータ本体部分251の外周部分256及びアクチュエータ本体部分251のSiO膜240を露出させ且つ第2スリット332よりも幅広の第1スリット331とを有する。
【特許請求の範囲】
【請求項1】
ミラーと、表面に圧電素子が積層されたアクチュエータ本体を有し、該ミラーを駆動するアクチュエータとを備えたミラーデバイスの製造方法であって、
表面に絶縁膜が形成され、前記アクチュエータ本体となる部分の該絶縁膜上に前記圧電素子が積層された基板を準備する準備工程と、
前記基板のうち、前記アクチュエータ本体となる部分を含む第1領域の前記絶縁膜を残存させ、前記ミラーとなる部分を含む第2領域の絶縁膜をエッチングにより除去する第1除去工程と、
前記基板の前記第1領域のうち、少なくともアクチュエータ本体となる部分の外周部分の前記絶縁膜をエッチングにより除去する第2除去工程と、
前記基板のうち前記アクチュエータ本体となる部分及び前記ミラーとなる部分を覆うレジストマスクを形成して、前記基板のうち前記アクチュエータ本体となる部分の外周部分及び前記ミラーとなる部分の外周部分をエッチングにより除去する第3除去工程とを含み、
前記第2除去工程では、前記アクチュエータ本体となる部分の表面に前記絶縁膜を前記圧電素子よりも外側にはみ出す状態で残存させ、
前記第3除去工程における前記レジストマスクは、前記基板のうち前記ミラーとなる部分の外周部分を露出させる第2スリットと前記基板のうち前記アクチュエータ本体となる部分の外周部分及び該アクチュエータ本体となる部分の前記絶縁膜を露出させ且つ該第2スリットよりも幅広の第1スリットとを有する、ミラーデバイスの製造方法。
【請求項2】
請求項1に記載のミラーデバイスの製造方法において、
前記アクチュエータ本体は、ヒンジを介して前記ミラーに連結されており、
前記ヒンジは、前記第2領域に含まれている、ミラーデバイスの製造方法。
【請求項3】
請求項1に記載のミラーデバイスの製造方法において、
前記ミラーデバイスにおいて、
前記ミラーは、所定の配列方向に複数並んで設けられており、
前記アクチュエータ本体は、前記配列方向と平行な方向に複数並んで設けられており、
前記第1スリットは、前記アクチュエータ本体となる部分の外周部分のうち、隣り合う該アクチュエータ本体となる部分同士の間の部分を露出させ、
前記第2スリットは、前記ミラーとなる部分の外周部分のうち、隣り合う該ミラーとなる部分同士の間の部分を露出させている、ミラーデバイスの製造方法。
【請求項4】
請求項3に記載のミラーデバイスの製造方法において、
前記第1スリットの幅は、隣り合う前記アクチュエータ本体となる部分のそれぞれに設けられた前記絶縁膜同士の間隔よりも広い、ミラーデバイスの製造方法。
【請求項5】
請求項3に記載のミラーデバイスの製造方法において、
前記第1スリットの幅は、隣り合う前記ミラーとなる部分同士の間の間隔よりも広い、ミラーデバイスの製造方法。
【請求項6】
請求項3に記載のミラーデバイスの製造方法において、
前記第1スリットの深さは、前記第2スリットの深さよりも深い、ミラーデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
ここに開示された技術は、ミラーデバイスの製造方法に関するものである。
【背景技術】
【0002】
従来より、ミラーをアクチュエータにより傾動させるミラーデバイスが知られている。例えば、特許文献1に開示されたものがある。このミラーデバイスのアクチュエータは、圧電駆動式であり、アクチュエータ本体と、アクチュエータ本体の上に積層された圧電素子とを有している。
【0003】
このようなミラーデバイスは、例えば、SOI基板等の基板に別の層を成膜したり、該基板をエッチングしたりすることによって形成されている。例えば、特許文献1のミラーデバイスの製造方法では、SOI基板上に絶縁膜(例えば、酸化膜)を形成し、圧電素子を構成する下部電極層、圧電体層及び上部電極層をその絶縁膜上に積層させる。続いて、所定形状のマスクを形成してエッチングすることによって、上部電極層および圧電体層を圧電素子の形状に形成する。その後、圧電素子を含むアクチュエータ本体となる部分やミラーとなる部分をレジストマスクで覆い、アクチュエータ本体となる部分の外周部分やミラーとなる部分の外周部分をエッチングにより除去する。こうして、アクチュエータ本体やミラーを形成している。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2011−227216号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、レジストマスクを形成するためには、基板等にレジストを塗布し、露光、現像を行う。ここで、前述のような圧電駆動式のミラーデバイスにおいては、アクチュエータ本体となる部分には圧電素子が積層されているため、アクチュエータ本体となる部分のレジストは、ミラーとなる部分のレジストに比べて、基板からの高さが圧電素子の分だけ高くなる。このようにレジスト中において基板からの高さが高い部分と低い部分とが存在すると、フォトリソグラフィの条件の設定が難しくなる。つまり、レジストが厚い領域では、露光エネルギを大きくするとか、露光時間や現像時間を長くするとかしないと、レジストが溶解しきらず、レジストが不要に残存してしまう。一方、レジストが薄い領域では、フォトリソグラフィの条件が強すぎると、レジストが必要以上に溶解してしまう。つまり、レジスト中において基板からの高さが高い部分と低い部分とが存在すると、所望の形状のレジストマスクを形成することが難しくなる。特に、レジストマスク中にスリットのような細隙を形成する場合にはこの問題が大きくなる。所望の形状のレジストマスクを形成できないと、アクチュエータ本体となる部分やミラーとなる部分を精度良く形成できない。
【0006】
ここに開示された技術は、かかる点に鑑みてなされたものであり、その目的とするところは、基板のうちアクチュエータ本体となる部分とミラーとなる部分との両方を精度良く形成することにある。
【課題を解決するための手段】
【0007】
ここに開示された技術は、ミラーと、表面に圧電素子が積層されたアクチュエータ本体を有し、該ミラーを駆動するアクチュエータとを備えたミラーデバイスの製造方法であって、表面に絶縁膜が形成され、前記アクチュエータ本体となる部分の該絶縁膜上に前記圧電素子が積層された基板を準備する準備工程と、前記基板のうち、前記アクチュエータ本体となる部分を含む第1領域の前記絶縁膜を残存させ、前記ミラーとなる部分を含む第2領域の絶縁膜をエッチングにより除去する第1除去工程と、前記基板の前記第1領域のうち、少なくともアクチュエータ本体となる部分の外周部分の前記絶縁膜をエッチングにより除去する第2除去工程と、前記基板のうち前記アクチュエータ本体となる部分及び前記ミラーとなる部分を覆うレジストマスクを形成して、前記基板のうち前記アクチュエータ本体となる部分の外周部分及び前記ミラーとなる部分の外周部分をエッチングにより除去する第3除去工程とを含み、前記第2除去工程では、前記アクチュエータ本体となる部分の表面に前記絶縁膜を前記圧電素子よりも外側にはみ出す状態で残存させ、前記第3除去工程における前記レジストマスクは、前記基板のうち前記ミラーとなる部分の外周部分を露出させる第2スリットと前記基板のうち前記アクチュエータ本体となる部分の外周部分及び該アクチュエータ本体となる部分の前記絶縁膜を露出させ且つ該第2スリットよりも幅広の第1スリットとを有するものとする。
【0008】
前記の構成によれば、アクチュエータ本体となる部分のレジストマスクは、ミラーとなる部分のレジストマスクに比べて、基板からの高さが圧電素子の分だけ高くなる。そのため、レジストマスクのうち前記アクチュエータ本体となる部分の外周部分を露出させる第1スリットは、前記ミラーとなる部分の外周部分を露出させる第2スリットよりも深くなる。そうすると、第1スリットは、フォトリソグラフィの条件が弱すぎるとレジストマスクを貫通するように形成できない一方、第2スリットは、フォトリソグラフィの条件を強くし過ぎると精度良く形成できないという、両立が困難な状態となり得る。
【0009】
それに対し、前記の構成によれば、第1スリットを第2スリットよりも幅広に構成している。こうすることによって、フォトリソグラフィの条件をあまり強くしなくても、例えば、フォトリソグラフィの条件を第2スリットに合わせたとしても、第1スリットをレジストマスクを貫通するように形成することができる。また、フォトリソグラフィの条件を強くしなくてもよいので、第2スリットも精度良く形成することができる。
【0010】
ここで、スリットの幅を広くするということは、その後のエッチングにおいて、エッチングされる領域が拡大することに繋がる。つまり、第1スリットは、基板のうち前記アクチュエータ本体となる部分の外周部分に加えて、該アクチュエータ本体となる部分の一部も露出させる。しかしながら、アクチュエータ本体となる部分のうち第1スリットから露出する部分には絶縁膜が設けられている。該絶縁膜がレジストマスクとして機能するので、該露出する部分のエッチングが抑制される。したがって、アクチュエータ本体となる部分の外周部分だけを精度良くエッチングすることができる。このとき、第2スリットは精度良く形成されているので、ミラーとなる部分については、その外周部分だけを精度良くエッチングすることができる。
【発明の効果】
【0011】
前記ミラーデバイスの製造方法によれば、レジストマスクを精度良く形成することができ、その結果、基板のうちアクチュエータ本体となる部分とミラーとなる部分の両方を精度良く形成することができる。
【図面の簡単な説明】
【0012】
【図1】図1は、実施形態1に係るミラーデバイスの平面図である。
【図2】図2は、図1のII−II線における断面図である。
【図3】図3は、ミラーデバイスの断面図であって、(A)は、図1のA−A線における断面図であり、(B)は、図1のB−B線における断面図である。
【図4】図4は、波長選択スイッチの概略図である。
【図5】図5は、表面にSiO膜が形成され、該SiO膜上に圧電素子が積層されたSOI基板の断面図である。
【図6】図6は、SOI基板の平面図である。
【図7】図7は、第1マスキング工程におけるSOI基板の断面図であって、(A)は、図1のA−A線の断面に相当する断面図であり、(B)は、図1のB−B線の断面に相当する断面図である。
【図8】図8は、第1エッチング工程におけるSOI基板の断面図であって、(A)は、図1のA−A線の断面に相当する断面図であり、(B)は、図1のB−B線の断面に相当する断面図である。
【図9】図9は、第2マスキング工程におけるSOI基板の断面図であって、(A)は、図1のA−A線の断面に相当する断面図であり、(B)は、図1のB−B線の断面に相当する断面図である。
【図10】図10は、第2エッチング工程におけるSOI基板の断面図であって、(A)は、図1のA−A線の断面に相当する断面図であり、(B)は、図1のB−B線の断面に相当する断面図である。
【図11】図11は、第3マスキング工程におけるSOI基板の断面図であって、(A)は、図1のA−A線の断面に相当する断面図であり、(B)は、図1のB−B線の断面に相当する断面図である。
【図12】図12は、第3エッチング工程におけるSOI基板の断面図であって、(A)は、図1のA−A線の断面に相当する断面図であり、(B)は、図1のB−B線の断面に相当する断面図である。
【図13】図13は、アクチュエータのSiO膜の拡大断面図である。
【図14】図14は、実施形態2に係るミラーデバイスの平面図である。
【図15】図15は、図14のXV−XV線における断面図である。
【発明を実施するための形態】
【0013】
以下、例示的な実施形態を図面に基づいて詳細に説明する。
【0014】
《実施形態1》
−ミラーデバイスの構成−
図1は、ミラーデバイス100の平面図を、図2は、図1のII−II線における断面図を、図3(A)は、図1のA−A線における断面図を、図3(B)は、図1のB−B線における断面図を示す。尚、図2では、図を簡略化するために圧電体層42を薄く描いている。
【0015】
ミラーデバイス100は、枠状のベース部2と、200個のアクチュエータ1,1,…と、100個のミラー110,110,…と、100個の梁部材120,120,…と、各アクチュエータ1とミラー110とを連結する第1ヒンジ6と、各ミラー110と各梁部材120とを連結する第2ヒンジ7と、アクチュエータ1,1,…を制御する制御部130とを備えている。1個のミラー110と、2個のアクチュエータ1,1と、1個の梁部材120とで1セットのミラーユニットを構成する。すなわち、各ミラー110は、2個のアクチュエータ1,1と1個の梁部材120とによって支持され、2個のアクチュエータ1,1により駆動される。その結果、ミラー110は、互いに直交する主軸X及び副軸Y回りに回動する。
【0016】
このミラーデバイス100は、図2に示すように、SOI(Silicon on Insulator)基板200を用いて製造されている。SOI基板200は、単結晶シリコンで形成された第1シリコン層210と、SiOで形成された酸化膜層220と、単結晶シリコンで形成された第2シリコン層230とがこの順で積層されて構成されている。
【0017】
ベース部2は、概略長方形の枠状に形成されている。ベース部2の大部分は、第1シリコン層210、酸化膜層220及び第2シリコン層230で形成されている。
【0018】
ミラー110は、概略長方形状をした板状に形成されている。ミラー110は、第1シリコン層210で形成されたミラー本体111と、ミラー本体111の表面に積層された鏡面層112とを有している。100個のミラー110,110,…は、主軸X方向に並んで配列されている。
【0019】
第1ヒンジ6は、一端がアクチュエータ1の先端に連結され、他端がミラー110の端縁に連結されている。第1ヒンジ6は、アクチュエータ1の先端とミラー110の一辺との間を蛇行するように延びている。これにより、第1ヒンジ6は、容易に変形できるように構成されている。ミラー110には、2つの第1ヒンジ6,6が連結されている。つまり、ミラー110には、2つのアクチュエータ1,1が第1ヒンジ6,6を介して連結されている。2つの第1ヒンジ6,6は、ミラー110の一辺の中点に対して対称な位置に連結されている。第1ヒンジ6は、第1シリコン層210で形成されている。
【0020】
第2ヒンジ7の一端は、ミラー110の、第1ヒンジ6が連結された一辺と対向する一辺に連結されている。一方、第2ヒンジ7の他端は、梁部材120に連結されている。第2ヒンジ7は、ミラー110の一辺と梁部材120との間を蛇行するように延びている。これにより、第2ヒンジ7は、容易に変形できるように構成されている。第2ヒンジ7は、ミラー110の一辺の中点に連結されている。第2ヒンジ7は、第1シリコン層210で形成されている。
【0021】
各アクチュエータ1は、前記ベース部2と、該ベース部2に連結されたアクチュエータ本体3と、アクチュエータ本体3の表面に形成された圧電素子4とを備えている。200個のアクチュエータ1,1,…は、主軸X方向と平行な方向に並んで配列されている。
【0022】
アクチュエータ本体3は、その基端がベース部2に連結され、ベース部2に片持ち状に支持されている。アクチュエータ本体3は、平面視長方形の板状に形成され、副軸Y方向に延びている。また、アクチュエータ本体3の先端には、第1ヒンジ6が連結されている。アクチュエータ本体3は、第1シリコン層210で形成されている。アクチュエータ本体3は、ベース部2のうち第1シリコン層210で形成された部分と一体に形成されている。
【0023】
圧電素子4は、アクチュエータ本体3の表面(ミラー110の鏡面層112が積層された面と同じ側の面)に形成されている。圧電素子4は、下部電極41と、上部電極43と、これらに挟持された圧電体層42とを有する。下部電極41、圧電体層42、上部電極43は、アクチュエータ本体3の表面にこの順で積層されている。圧電素子4は、SOI基板200とは別の部材で形成されている。詳しくは、下部電極41は、Pt/Ti膜で形成されている。圧電体層42は、チタン酸ジルコン酸鉛(PZT)で形成されている。上部電極43は、Au/Ti膜で形成されている。
【0024】
圧電体層42は、アクチュエータ本体3だけでなく、ベース部2の表面に亘って延び、後述する、梁部材120の圧電素子5の圧電体層52と一体的に形成されている。つまり、アクチュエータ1,1,…の圧電体層42,42,…及び梁部材120,120,…の圧電体層52,52,…は、1つに連結されている。
【0025】
上部電極43は、アクチュエータ本体3に対応する領域に形成されている。上部電極43は、圧電体層42のうちベース部2上の部分に設けられた上部端子43aに配線パターンを介して電気的に接続されている。上部端子43aは、各上部電極43につき1個設けられている。
【0026】
下部電極41は、圧電体層42と概ね同様の形状をしている。すなわち、下部電極41は、アクチュエータ本体3だけでなく、ベース部2の表面に亘って延び、後述する、梁部材120の圧電素子5の下部電極51と一体的に形成されている。下部電極41は、外部に露出していない。ベース部2には、下部電極41と電気的に接続された下部端子41aが設けられている。1個の下部端子41aに、全ての下部電極41,41,…が接続されている。
【0027】
梁部材120は、前記ベース部2に連結された梁本体121と、梁本体121の表面に形成された圧電素子5とを備えている。100個の梁部材120,120,…は、主軸X方向と平行な方向に並んで配列されている。尚、梁部材120は、圧電素子5を有しているが、ミラー110の駆動を行わず、ミラー110を支持している。
【0028】
梁部材120は、主軸Xを挟んでアクチュエータ1,1の反対側に設けられている。梁本体121は、その基端がベース部2に連結され、ベース部2に片持ち状に支持されている。梁本体121は、平面視長方形の板状に形成され、副軸Y方向に延びている。また、梁本体121の先端には、第2ヒンジ7が連結されている。梁本体121は、第1シリコン層210で形成されている。梁本体121は、ベース部2のうち第1シリコン層210で形成された部分と一体に形成されている。
【0029】
圧電素子5は、前記圧電素子4と同様の構成である。つまり、圧電素子5は、下部電極51と、上部電極53と、これらに挟持された圧電体層52とを有する。ただし、圧電素子5は、梁本体121の表面の概ね全体に亘って設けられており、圧電素子4よりも幅広に形成されている。ベース部2には、上部電極53と電気的に接続された上部端子53aが設けられている。1個の上部端子53aに、全ての上部電極53,53,…が接続されている。
【0030】
−ミラーデバイスの動作−
次に、このように構成されたミラーデバイス100の動作について説明する。制御部130は、上部端子43a及び上部端子53aと下部端子41aとに電圧を印加する。この電圧に応じて、圧電体層42が収縮又は伸張し、アクチュエータ本体3が上方又は下方に湾曲すると共に、圧電体層52が収縮又は伸張し、梁本体121が上方又は下方に湾曲する。
【0031】
さらに詳しくは、制御部は、各アクチュエータ1の下部電極41及び上部電極43にオフセット電圧を印加すると共に、梁部材120の下部電極51及び上部電極53にもオフセット電圧を印加する。これにより、アクチュエータ1は圧電素子4を内側にして湾曲し、梁部材120も圧電素子5を内側にして湾曲する。アクチュエータ1のオフセット電圧と梁部材120のオフセット電圧とは、アクチュエータ1の先端と梁部材120の先端との高さ(Z方向の位置)が同じになるように設定されている。つまり、アクチュエータ1及び梁部材120にオフセット電圧を印加した状態(以下、「基準状態」という)においては、ミラー110は、XY平面に平行な状態となっている。尚、梁部材120の圧電素子5は、梁部材120をオフセットさせて基準状態とするために電圧が印加されるが、ミラー110の駆動のためには用いられない。
【0032】
この状態から、各アクチュエータ1の下部電極41及び上部電極43に印加している電圧を増減することによって、各アクチュエータ1を湾曲させてミラー110を回動させる。具体的には、2つのアクチュエータ1,1の印加電圧を両方とも増加させるか又は減少させることによって、2つのアクチュエータ1,1を両方とも同じ方向に湾曲させて、ミラー110を主軸X周りに回動させることができる。このとき、2つのアクチュエータ1,1の印加電圧を両方とも増加させるか、減少させるかによって、ミラー110の主軸X周りの回動方向を切り替えることができる。また、一方のアクチュエータ1の印加電圧を増加させ,他方のアクチュエータ1の印加電圧を減少させることによって、2つのアクチュエータ1,1を互いに逆向きに湾曲させて、ミラー110を副軸Y周りに回動させることができる。このとき、印加電圧を増加させるアクチュエータ1と印加電圧を減少させるアクチュエータ1とを入れ替えることによって、ミラー110の副軸Y周りの回動方向を切り替えることができる。
【0033】
制御部130は、CPUのような演算装置で構成され得る。制御部130は、ミラー110を所望の回動角に回動させるための駆動電圧の電圧値を、演算装置からアクセス可能な記憶装置に記憶されているパラメータを参照して決定する。パラメータは、各駆動電圧ごとのミラー110の回動角を表しており、テーブル形式のデータであったり、近似曲線の係数の形式で記憶装置に記憶されている。
【0034】
このミラーデバイス100は、例えば、波長選択スイッチ108に組み込まれて使用され得る。図4に、波長選択スイッチ108の概略図を示す。
【0035】
波長選択スイッチ108は、1つの入力用光ファイバ181と、3つの出力用光ファイバ182〜184と、光ファイバ181〜184に設けられたコリメータ185と、回折格子で構成された分光器186と、レンズ187と、ミラーデバイス100とを備えている。尚、この例では、出力用ファイバは、3本だけであるが、これに限られるものではない。
【0036】
この波長選択スイッチ108においては、入力用光ファイバ181を介して、複数の異なる波長の光信号が入力される。この光信号は、コリメータ185により平行光にされる。平行光となった光信号は、分光器186によって、所定の数の特定波長の光信号に分波される。分波された光信号は、レンズ187によって集光され、ミラーデバイス100に入射する。分波される特定波長の個数と、ミラーデバイス100のミラー110の個数は対応している。つまり、分波された特定波長の光信号は、それぞれ対応するミラー110に入射する。そして、該光信号は、各ミラー110により反射し、再びレンズ187を通って、分光器186へ入射する。分光器186は、複数の異なる波長の光信号を合波し、出力用光ファイバ182〜184へ出力する。ここで、ミラーデバイス100は、各ミラー110を主軸X周りに回動させることによって光信号の反射角度を調整して、対応する光信号がどの出力用光ファイバ182〜184へ入力されるのかを切り替える。さらに詳しくは、光信号を入力する出力用光ファイバ182〜184を切り替えるために各ミラー110の主軸X周りの回動角を変更するときには、ミラー110を一旦、副軸Y周りに回動させた状態で主軸X周りの回動角を変更し、その後、副軸Y周りの回動を元に戻す。こうすることによって、主軸X周りの回動角を変更する際に、ミラー110からの反射光が所望していない出力用光ファイバへ入力されてしまうことを防止している。
【0037】
−ミラーデバイスの製造方法−
続いて、ミラーデバイス100の製造方法について説明する。図5〜12に、ミラーデバイス100の製造工程を説明するためのSOI基板200を示す。図5は、表面にSiO膜240が形成され、該SiO膜240上に圧電素子4が積層されたSOI基板200の断面図である。図6は、SOI基板200の平面図である。図7〜12は、製造工程中のSOI基板200の断面図であって、(A)は、図1のA−A線の断面に相当する断面図であり、(B)は、図1のB−B線の断面に相当する断面図である。ただし、図7〜12においては、SOI基板200の酸化膜層220及び第2シリコン層230の図示を省略している。尚、アクチュエータ1と梁部材120とは同じ工程で形成されるため、以下の説明では、梁部材120についての説明を省略する。
【0038】
まず、準備工程において、表面に絶縁膜が形成された基板であって前記アクチュエータ本体となる部分の前記絶縁膜上に前記圧電素子が形成された基板を準備する。この準備工程は、基板準備工程と、成膜工程と、圧電素子形成工程とを含んでいる。
【0039】
基板準備工程では、SOI基板200を準備する。SOI基板200は、基板の一例である。
【0040】
その後、成膜工程において、SOI基板200の第1シリコン層210の表面にSiO膜240、Pt/Ti膜、PZT膜及びAu/Ti膜を順に成膜する。詳しくは、まず、絶縁膜としてのSiO膜240をSOI基板200の全面に熱酸化によって成膜する。その後、SiO膜240が成膜された第1シリコン層210の表面に、Pt/Ti膜、PZT膜及びAu/Ti膜を順にスパッタリングにより成膜する。尚、Au/Ti膜を成膜する前に、PZT膜のうち下部電極41の下部端子41aが設けられる部分をウェットエッチングにより除去しておく。これにより、当該除去した部分においては、Pt/Ti膜上にAu/Ti膜が積層され、両者が電気的に接続される。SiO膜240は絶縁膜の一例である。
【0041】
そして、圧電素子形成工程において、Au/Ti膜、PZT膜及びPt/Ti膜を順にエッチングして、図5に示すように圧電素子4を形成する。詳しくは、まず、Au/Ti膜をドライエッチングして、上部端子43a、上部端子53a、下部端子41a及び上部電極43を形成する。次に、PZT膜及びPt/Ti膜をドライエッチングして、圧電体層42及び下部電極41を形成する。
【0042】
こうして、図5に示すように、SOI基板200のうちアクチュエータ本体3となる部分(以下、「アクチュエータ本体部分」ともいう)251のSiO膜240の上に圧電素子4が形成される。
【0043】
次に、第1除去工程において、SOI基板200の第2領域200bのSiO膜240を除去する。ここで、SOI基板200には、図6に示すように、アクチュエータ本体部分251及び梁本体121となる部分(以下、「梁本体部分」ともいう)257を含む第1領域200aと、ミラー110となる部分(以下、「ミラー部分」ともいう)252、第1ヒンジ6となる部分(以下、「第1ヒンジ部分」ともいう)253及び第2ヒンジ7となる部分(以下、「第2ヒンジ部分」ともいう)254を含む第2領域200bとを有している。第1領域200aには、アクチュエータ本体部分251及び梁本体部分257の他にアクチュエータ本体部分251の外周部分255及び梁本体部分257の外周部分258も含まれている。第2領域200bは、ミラー部分252、第1ヒンジ部分253及び第2ヒンジ部分254の他に、それらの外周部分256も含まれている。第1除去工程は、第1マスキング工程と、第1エッチング工程とを含んでいる。
【0044】
まず、第1マスキング工程において、図7に示すように、第1領域200aを覆い、第2領域200bを露出する第1レジストマスク310を形成する。具体的には、スピンコートによりSOI基板200表面にポジ型のレジストを塗布し、レジストに対して露光及び現像を施して、所定パターンの第1レジストマスク310を形成する。第1レジストマスク310は、第1領域200aを覆い、第2領域200bを露出させている。
【0045】
その後、第1エッチング工程において、等方性である、HFを用いたウェットエッチングにより第2領域200bのSiO膜240を除去する。その結果、図8(B)に示すように、第2領域200bのSiO膜240が除去される。一方、図8(A)に示すように、第1領域200aにはSiO膜240が残存する。その後、第1レジストマスク310を除去する。尚、等方性のドライエッチングを用いてもよい。
【0046】
次に、第2除去工程において、第1領域200aにおいて、アクチュエータ本体部分251の外周部分255のSiO膜240を除去する。第2除去工程は、第2マスキング工程と、第2エッチング工程とを含んでいる。
【0047】
まず、第2マスキング工程において、第1領域200aにおけるアクチュエータ本体部分251及び第2領域200bの全面を覆う第2レジストマスク320を形成する。詳しくは、第2レジストマスク320は、ポジ型であって、図9(A)に示すように、第1領域200aにおいて、アクチュエータ本体部分251を覆い、アクチュエータ本体部分251の外周部分255、即ち、隣り合うアクチュエータ本体部分251,251の間の部分を露出させている。アクチュエータ本体部分251には圧電素子4が積層されているので、第2レジストマスク320は、圧電素子4も覆っている。このとき、第2レジストマスク320は、圧電素子4の側面も完全に覆っており、アクチュエータ本体部分251におけるSiO膜240も覆っている。また、第2レジストマスク320は、図9(B)に示すように、第2領域200bの全面を覆っている。
【0048】
その後、第2エッチング工程において、第1領域200aにおいて、アクチュエータ本体部分251の外周部分255のSiO膜240を異方性ドライエッチングにより除去する。その結果、図10(A)に示すように、アクチュエータ本体部分251の外周部分255のSiO膜240が除去される。ここで、第2レジストマスク320は、アクチュエータ本体部分251におけるSiO膜240も覆っているので、アクチュエータ本体部分251におけるSiO膜240は圧電素子4からはみ出す状態で残存する。その後、第2レジストマスク320を除去する。
【0049】
次に、第3除去工程において、第1シリコン層210をエッチングして、アクチュエータ本体3、ミラー110、第1ヒンジ6及び第2ヒンジ7を形成する。第3除去工程は、第3マスキング工程と、第3エッチング工程とを含んでいる。
【0050】
まず、第3マスキング工程において、アクチュエータ本体部分251、ミラー部分252、第1ヒンジ部分253及び第2ヒンジ部分254を覆う第3レジストマスク330を形成する。第3レジストマスク330は、レジストマスクの一例である。
【0051】
詳しくは、スピンコートによりSOI基板200表面にポジ型のレジストを塗布し、レジストに対して露光及び現像を施して、所定パターンの第3レジストマスク330を形成する。第3レジストマスク330には、第1領域200aにおいては、図11(A)に示すように、SOI基板200のうち、アクチュエータ本体部分251の外周部分255を露出させる第1スリット331,331,…が形成されている。この第1スリット331においては、アクチュエータ本体部分251のSiO膜240も露出している。つまり、第3レジストマスク330はアクチュエータ本体部分251のうちSiO膜240の外周縁部を露出させ、それ以外の部分(圧電素子4やSiO膜240のうち圧電素子4に近接した部分)を覆っている。一方、第3レジストマスク330は、第2領域200bにおいては、図11(B)に示すように、SOI基板200のうち、ミラー部分252の外周部分256、第1ヒンジ部分253の外周部分256及び第2ヒンジ部分254の外周部分256を露出させる第2スリット332,332が形成されている。尚、図11(B)では、第1ヒンジ部分253、第2ヒンジ部分254及びそれらの外周部分256は現れていない。すなわち、第2スリット332は、平面視で、ミラー部分252、第1ヒンジ部分253又は第2ヒンジ部分254を縁取るように形成されている。第2領域200bにおいては、第3レジストマスク330は、ミラー部分252、第1ヒンジ部分253及び第2ヒンジ部分254を全面的に覆っており、外周部分256だけを露出させている。
【0052】
その後、第3エッチング工程において、第1シリコン層210のうちアクチュエータ本体部分251の外周部分255、ミラー部分252の外周部分256、第1ヒンジ部分253の外周部分256及び第2ヒンジ部分254の外周部分256を異方性ドライエッチングにより除去する。ここでは、シリコンを選択的にエッチングする。
【0053】
詳しくは、第1スリット331においては、アクチュエータ本体部分251の外周部分255の他に、アクチュエータ本体部分251のSiO膜240が露出している。しかしながら、このSiO膜240はあまりエッチングされない。また、SiO膜240は、第2エッチング工程においてアクチュエータ本体部分251の全面に残存し、外周部分255の上には存在しないので、外周部分255だけがエッチングされる。つまり、SiO膜240は、外周部分255をエッチングする際のマスクとして機能している。
【0054】
一方、第2スリット332においては、ミラー部分252等の外周部分256が露出しており、外周部分256がエッチングされる。
【0055】
その結果、図12に示すように、第1シリコン層210のうちアクチュエータ本体部分251の外周部分255、ミラー部分252の外周部分256、第1ヒンジ部分253の外周部分256及び第2ヒンジ部分254の外周部分256が除去される。その後、第3レジストマスク330を除去する。
【0056】
その後、第2シリコン層230のうち、アクチュエータ本体部分251、ミラー部分252、第1ヒンジ部分253、第2ヒンジ部分254及び梁本体部分257の裏側の部分をドライエッチングにより除去する。それに続き、該裏側の部分の酸化膜層220をウェットエッチングにより除去する。こうして、アクチュエータ本体3,3,…、ミラー本体111,111,…、梁本体121,121,…、第1ヒンジ6,6,…及び第2ヒンジ7,7,…が形成される。
【0057】
さらに、ミラー110の表面にAu/Ti膜を成膜する。Au/Ti膜は、ミラー110の鏡面層112を構成する。尚、ミラー110の裏面にもAu/Ti膜を成膜してもよい。その場合、裏面のAu/Ti膜は、バランスウェイトとして機能する。
【0058】
こうして、ミラーデバイス100が製造される。
【0059】
この製造方法においては、第3マスキング工程において、図11に示すように、アクチュエータ本体部分251に形成される第3レジストマスク330とミラー部分252に形成される第3レジストマスク330とで高さに差が生じる。詳しくは、第3マスキング工程においては、レジストをスピンコータで塗布するので、レジスト自体の厚みは概ね均一となる。しかしながら、レジストの全体的な厚み、即ち、第1シリコン層210表面からレジスト表面までの高さについては、アクチュエータ本体部分251には圧電素子4が積層されているので、アクチュエータ本体部分251の第3レジストマスク330の厚みが、ミラー部分252の第3レジストマスク330の厚みに比べて厚くなる。その結果、第1スリット331の深さは、第2スリット332に比べて深くなっている。スリットが深くなると、レジストを露光して現像するときに、レジストが溶解しきらず、スリットがレジストを貫通するように形成できない場合が生じ得る。このことは、スリット幅が狭いときに特に問題となる。その対策として、露光エネルギを大きくするとか、露光時間や現像時間を長くするとかして、フォトリソグラフィの条件を強くすることが考えられるが、そうすると、厚みが薄い、ミラー部分252の第3レジストマスク330が過剰に溶解し、第2スリット332を精度良く形成できない虞がある。
【0060】
それに対し、第1スリット331の幅は、第2スリット332の幅よりも広くなっている。ここで、スリットの幅は、スリットの底における幅を意味する。第1スリット331の幅を広くすることによって、フォトリソグラフィの条件を強くしなくても、第1スリット331を第3レジストマスク330を貫通するように形成することができる。さらに、フォトリソグラフィの条件を強くしていないので、第2スリット332を精度良く形成することもできる。具体的には、第2スリット332の幅を、ミラー部分252の外周部分256の幅と略一致させることができる。
【0061】
ところで、スリット幅を必要以上に広くしてしまうと、所望の部分以外の部分をエッチングしてしまう可能性がある。第1スリット331は、幅広に形成した結果、その幅が該第1スリット331内に位置している外周部分255の幅よりも広くなっている。その結果、アクチュエータ本体部分251の外周縁部は第1スリット331において露出し、あとの第3エッチング工程においてエッチング種に晒される。しかし、該外周縁部の表面にはSiO膜240が形成されている。このSiO膜240によってアクチュエータ本体部分251のうち第1スリット331に露出する部分はエッチングから保護される。つまり、SiO膜240がマスクとして機能する。その結果、第1スリット331が外周部分255の幅よりも広くなっているものの、外周部分255以外の部分がエッチングされることを抑制することができる。
【0062】
こうして、第3レジストマスク330を精度良く形成することによって、アクチュエータ本体部分251とミラー部分252との両方を精度良く形成することができる。
【0063】
尚、前記製造方法により製造されたミラーデバイス100のアクチュエータ1においては、圧電素子4よりもSiO膜240が外方にはみ出している。そして、SiO膜240のはみ出している部分は段差形状となっている。具体的には、図13に示すように、SiO膜240の外周縁部には、圧電素子4が積層された部分よりも低い第1段240aと、該第1段240aよりも外方に位置し且つ第1段よりも低い第2段240bが形成されている。
【0064】
第1段240aは、圧電素子形成工程においてPZT膜及びPt/Ti膜をエッチングして圧電体層42及び下部電極41を形成する際にSiO膜240が若干エッチングされることにより形成される。
【0065】
第2段240bは、第3エッチング工程において、外周部分255をエッチングする際に、第3レジストマスク330からはみ出した部分が若干エッチングされることにより形成される。
【0066】
−実施形態の効果−
したがって、本実施形態の製造方法は、ミラー110と、表面に圧電素子4が積層されたアクチュエータ本体3を有し、該ミラー110を駆動するアクチュエータ1とを備えたミラーデバイス100の製造方法であって、表面にSiO膜240が形成され、前記アクチュエータ本体部分251の該SiO膜240上に前記圧電素子4が積層されたSOI基板200を準備する準備工程と、前記SOI基板200のうち、前記アクチュエータ本体部分251を含む第1領域200aの前記SiO膜240を残存させ、前記ミラー部分252を含む第2領域200bのSiO膜240をエッチングにより除去する第1除去工程と、前記SOI基板200の前記第1領域200aのうち、少なくともアクチュエータ本体部分251の外周部分255の前記SiO膜240をエッチングにより除去する第2除去工程と、前記SOI基板200のうち前記アクチュエータ本体部分251及び前記ミラー部分252を覆う第3レジストマスク330を形成して、前記SOI基板200のうち前記アクチュエータ本体部分251の外周部分255及び前記ミラー部分252の外周部分256をエッチングにより除去する第3除去工程とを含み、前記第2除去工程では、前記アクチュエータ本体部分251の表面に前記SiO膜240を前記圧電素子4よりも外側にはみ出す状態で残存させ、前記第3除去工程における前記第3レジストマスク330は、前記SOI基板200のうち前記ミラー部分252の外周部分256を露出させる第2スリット332と前記SOI基板200のうち前記アクチュエータ本体部分251の外周部分256及び該アクチュエータ本体部分251の前記SiO膜240を露出させ且つ該第2スリット332よりも幅広の第1スリット331とを有する。
【0067】
前記の構成によれば、アクチュエータ本体部分251には圧電素子4が積層されているため、アクチュエータ本体部分251の第3レジストマスク330は、ミラー部分252の第3レジストマスク330に比べてSOI基板200からの高さが高くなっている。そのため、アクチュエータ本体部分251及びその周辺の第3レジストマスク330に形成される第1スリット331は、ミラー部分252及びその周辺の第3レジストマスク330に形成された第2スリット332よりも深くなる。
【0068】
それに対し、前記の構成によれば、第1スリット331を第2スリット332よりも幅広に形成している。これにより、第1スリット331を第3レジストマスク330を貫通するように形成することができると共に、第2スリット332を精度良く形成することができる。
【0069】
ここで、第1スリット331を幅広に形成することによって、アクチュエータ本体部分251における第3レジストマスク330は、外周部分255に加えて、アクチュエータ本体部分251の一部(アクチュエータ本体部分251の外周縁部)も露出させている。すなわち、アクチュエータ本体部分251における第3レジストマスク330は、除去予定の部分よりも広い領域を露出させている。しかし、アクチュエータ本体部分251の露出する部分の表面にはSiO膜240が設けられているので、該露出する部分はSiO膜240によりエッチングから保護される。そのため、第1スリット331を広く形成する構成であっても、アクチュエータ本体部分251を精度良く形成することができる。一方、第2スリット332は、ミラー部分252の外周部分256と略同じ幅に形成されているので、ミラー部分252を精度良く形成することができる。
【0070】
また、前記アクチュエータ本体3は、第1ヒンジ6を介して前記ミラー110に連結されており、前記第1ヒンジ6は、前記第2領域200bに含まれている。
【0071】
つまり、第1ヒンジ6は第2領域200bに含まれるので、第1ヒンジ部分253の第3レジストマスク330は比較的薄くなっている。そのため、フォトリソグラフィの条件が強いと、第1ヒンジ部分253の第3レジストマスク330が過剰にエッチングされる虞がある。第1ヒンジ6の形状は、第1ヒンジ6の剛性に大きく影響し、ひいては、ミラー110の挙動に大きな影響を与える。つまり、第1ヒンジ6は、精度良く形成することが好ましい。それに対し、前記の製造方法であれば、フォトリソグラフィの条件を強くすることなく、第1ヒンジ部分253の第3レジストマスク330を精度良く形成することができるので、第1ヒンジ部分253を精度良く形成することができる。その結果、第1ヒンジ6を精度良く形成することができる。
【0072】
さらに、前記ミラーデバイス100において、前記ミラー110,110,…は、所定の配列方向(主軸X方向)に複数並んで設けられており、前記アクチュエータ本体3,3,…は、前記配列方向と平行な方向に複数並んで設けられており、前記第1スリットは、前記アクチュエータ本体となる部分の外周部分のうち、隣り合う該アクチュエータ本体となる部分同士の間の部分を露出させ、前記第2スリットは、前記ミラーとなる部分の外周部分のうち、隣り合う該ミラーとなる部分同士の間の部分を露出させている。
【0073】
つまり、複数のミラー110,110,…が並列されると共に、複数のアクチュエータ本体3,3,…が並列されたミラーデバイス100においては、隣り合うミラー110,110の間、及び、隣り合うアクチュエータ本体3,3の間に隙間が形成される。この隙間をエッチングにより形成するためには、レジストマスクには該隙間に対応するスリットを形成する必要がある。前記の構成においては、第1スリット331は、隣り合うアクチュエータ本体3,3の間に隙間を形成するためのスリットであり、第2スリット332は、隣り合うミラー110,110の間の隙間を形成するためのスリットである。また、複数のミラー110,110,…が並列されると共に、複数のアクチュエータ本体3,3,…が並列されたミラーデバイス100においては、隣り合うミラー110,110間の間隔や隣り合うアクチュエータ本体3,3間の間隔は、ミラーデバイス100を小型化する上では、狭い方が好ましい。また、ミラーデバイス100を前記波長選択スイッチ108に適用する場合には、光のロスを低減するためには、ミラー110,110,…間の間隔が狭い方が好ましい。そのような場合には、第3レジストマスク330の第1スリット331及び第2スリット332の幅が狭くなる。第1スリット331の幅が狭いと、フォトリソグラフィの条件を強くしなければ、第1スリット331に第3レジストマスク330を貫通させることがより難しくなる。また、第2スリット332の幅が狭いと、第2スリット332を精度良く形成することがより難しくなる。また、このように複数のミラー110,110,…及びアクチュエータ本体3,3,…を備えるミラーデバイス100においては、ミラー110又はアクチュエータ本体3が1つでも適切に形成できないと、ミラーデバイス100全体として使用できなくなる。つまり、ミラー110及びアクチュエータ本体3の加工精度がミラーデバイス100の歩留まりに大きな影響を与える。
【0074】
よって、このようなミラーデバイス100の製造方法として前述の製造方法を採用することによって、ミラーデバイス100を小型化することができる、光のロスを低減することができる、又は、ミラーデバイス100の歩留まりを向上させることができる等の効果を奏することができる。
【0075】
また、前記第1スリット331の幅は、隣り合う前記アクチュエータ本体部分251,251のそれぞれに設けられた前記SiO膜240,240同士の間隔よりも広い。
【0076】
前記の構成によれば、アクチュエータ本体部分251の外周縁部にはSiO膜240が設けられているので、隣り合うアクチュエータ本体部分251,251との間の部分においては、隣り合うSiO膜240,240の間の部分がアクチュエータ本体部分251の外周部分255となる。つまり、第1スリット331の幅は、隣り合うアクチュエータ本体部分251,251との間における外周部分255の幅よりも広くなる。しかしながら、前述の如く、アクチュエータ本体部分251の外周縁部にはSiO膜240が設けられているので、アクチュエータ本体部分251はエッチングから保護され、外周部分255がエッチングされる。
【0077】
また、前記第1スリット331の幅は、隣り合う前記ミラー部分252,252同士の間の間隔よりも広い。
【0078】
前記の構成によれば、第1スリット331は、第2スリット332よりも広くなっている。また、第2スリット332は、隣り合う前記ミラー部分252,252同士の間の間隔と略同じ幅となっている。結果として、第1スリット331は、隣り合う前記ミラー部分252,252同士の間の間隔よりも広くなっている。つまり、第1スリット331を、隣り合う前記ミラー部分252,252同士の間の間隔よりも広くすることによって、第3レジストマスク330を精度良く形成することができ、ひいては、アクチュエータ本体部分251及びミラー部分252を精度良く形成することができる。
【0079】
さらに、前記第1スリット331の深さは、前記第2スリット332の深さよりも深い。
【0080】
また、第1エッチング工程においてHFによるウェットエッチングにより第2領域200bのSiO膜240を除去することによって、ミラー部分252、第1ヒンジ部分253及び第2ヒンジ部分254のエッチングを抑制することができる。ミラー110の表面には鏡面層112が形成されるが、ミラー本体111の表面粗さはミラー110の反射率に影響を与える。つまり、ミラー部分252のエッチングを抑制することによって、ミラー部分252の表面粗さを小さくして、ミラー110の反射率を向上させることができる。また、第1ヒンジ6及び第2ヒンジ7の形状は、第1ヒンジ6及び第2ヒンジ7の剛性を影響を与え、ひいては、ミラー110の挙動に影響を与える。つまり、第1ヒンジ部分253及び第2ヒンジ部分254のエッチングを抑制することによって、第1ヒンジ6及び第2ヒンジ7を精度良く形成することができる。
【0081】
一方、第2エッチング工程においてアクチュエータ本体部分251の外周部分255のSiO膜240をドライエッチングにより除去することによって、外周部分255を精度良く加工することができる。つまり、外周部分255は、一定の幅で深さ方向に加工する必要がある。そのため、異方性のドライエッチングを採用することによって、外周部分255を精度良く加工することができる。
【0082】
このように、第2領域200bのSiO膜240を除去と、アクチュエータ本体部分251の外周部分255のSiO膜240の除去とを別の工程を分けて行うことによって、それぞれに適切なエッチングを採用することができる。
【0083】
さらに、第2領域200bのSiO膜240の除去をアクチュエータ本体部分251の外周部分255のSiO膜240の除去よりも先に行うことによって、第1シリコン層210が露出しない部分が生じることを防止することができる。すなわち、第2領域200bのSiO膜240と外周部分255のSiO膜240とは繋がっているので、これらを別々の工程でエッチングする際には僅かながら重複してエッチングされる領域が生じる。しかしながら、外周部分255のSiO膜240のエッチングを先に行い、第2領域200bのSiO膜240のエッチングを後から行うと、重複してエッチングされる部分に何らかの物質が残り、第1シリコン層210が露出しない部分が生じてしまう。それに対し、第2領域200bのSiO膜240のエッチングを先に行い、外周部分255のSiO膜240のエッチングを後から行うと、該第1シリコン層210が露出しない部分が生じることを防止することができる。
【0084】
また、アクチュエータ本体部分251の外周部分255のSiO膜240のエッチングの際のマスキングと、外周部分255及び外周部分256等の第1シリコン層210のエッチングの際のマスキングとを別々に行うことによって、外周部分255及び外周部分256を精度良く形成することができる。すなわち、外周部分255のSiO膜240をエッチングする際のレジストマスクと、外周部分255及び外周部分256をエッチングする際のレジストマスクとを共通にすると、SiO膜240のエッチングによってレジストマスクが削られて、外周部分255のエッチングの際に所望の形状のレジストマスクを維持できず、外周部分255及び外周部分256を所望の形状に精度良く形成できない虞がある。それに対して、両者のレジストマスクを別々にすることによって、外周部分255及び外周部分256を精度良く形成することができる。
【0085】
《実施形態2》
続いて、実施形態2について図14,15を参照しながら説明する。実施形態2では、ミラーデバイス400の構成が、実施形態1と異なる。図14は、ミラーデバイス400の平面図を、図15は、ミラーデバイス400の、図1のXV−XV線における断面図を示す。
【0086】
ミラーデバイス400は、複数のミラーユニットを備えている。複数のミラーユニットは、所定のX軸方向に一列に配列されている。
【0087】
ミラーデバイス400は、SOI(Silicon on Insulator)基板200を用いて製造されている(図15参照)。SOI基板200は、単結晶シリコンで形成された第1シリコン層210と、SiO2で形成された酸化膜層220と、単結晶シリコンで形成された第2シリコン層230とがこの順で積層されて構成されている。
【0088】
ミラーデバイス400は、枠状のベース部402と、複数のミラー410,410,…と、ミラー410,410,…を駆動する複数のアクチュエータ401,401,…と、ミラー410,410,…とアクチュエータ401,401,…とを連結する複数の第1ヒンジ406,406,…と、ミラー410,410,…とベース部402とを連結する複数の第2ヒンジ407,407,…と、ミラー410,410,…に設けられた複数の可動櫛歯電極408と、ベース部402に設けられた複数の固定櫛歯電極409と、複数の参照電極451と、制御部130とを有している。1個のミラー410と、1個のアクチュエータ401と、1個の可動櫛歯電極408と、1個の固定櫛歯電極409とで1セットのミラーユニットを構成する。ミラーユニットごとに1個の第1ヒンジ406及び2個の第2ヒンジ407,407が設けられている。また、参照電極451は、ミラーユニットごとに1個設けられている。制御部130は、いくつかのミラーユニットごとに共通で1個設けられている。尚、制御部130は、ミラーユニットごとに1個設けられていても、すべてのミラーユニットに共通で1個設けられていてもよい。
【0089】
ベース部402は、全体の図示は省略するが、概略長方形の枠状に形成されている。ベース部402は、第1シリコン層210、酸化膜層220及び第2シリコン層230で形成されている。
【0090】
ミラー410は、概略長方形状をした板状に形成されている。ミラー410は、第1シリコン層210で形成されたミラー本体411と、ミラー本体411の表面に積層された鏡面層412とを有している。鏡面層412は、Au/Ti膜で形成されている。尚、ミラー本体411の裏面にも、鏡面層412と同様の鏡面層413が積層されている。鏡面層413は、ミラー本体411の表面において生じる、鏡面層412に起因する膜応力をバランスさせる機能を有する。これにより、ミラー本体411、ひいては、鏡面層412の平面度を向上させることができる。
【0091】
ここで、ミラー410の中心を通り、ミラー410とアクチュエータ401とが並ぶ方向に延びる軸をY軸とする。Y軸は、ミラー410の長辺に平行に延びている。ミラー410の中心を通り、複数のミラー410,410,…の配列方向に平行に延びる軸をX軸とする。X軸とY軸とは直交している。X軸及びY軸の両方に直交する軸をZ軸とする。尚、Z軸方向を上下方向ということがある。その場合、鏡面層412の側を上とし、鏡面層413の側を下とする。
【0092】
アクチュエータ401は、ベース部402から片持ち状に延び、その先端が第1ヒンジ406を介してミラー410に連結されている。アクチュエータ401は、湾曲することによって、ミラー410を傾動させる。詳しくは、アクチュエータ401は、基端部がベース部402に連結され、ベース部402から片持ち状に張り出しているアクチュエータ本体403と、アクチュエータ本体403の表面に積層された圧電素子404とを有している。
【0093】
アクチュエータ本体403は、平面視長方形の板状に形成されている。アクチュエータ本体403は、第1シリコン層210で形成されている。アクチュエータ本体403は、Y軸方向に延びている。アクチュエータ本体403の先端部は、第1ヒンジ406を介して、ミラー410の一方の短辺である第1短辺410aに連結されている。
【0094】
圧電素子404は、アクチュエータ本体403の表側(ミラー410の鏡面層412と同じ側)に設けられている。アクチュエータ本体403の表面にはSiO2層240が積層されており、圧電素子404は、SiO2層240上に積層されている。圧電素子404の基本的な構成は、実施形態1の圧電素子4と同じである。すなわち、圧電素子404は、下部電極441と、上部電極443と、これらに挟持された圧電体層442とを有する。下部電極441は、Pt/Ti膜で形成されている。圧電体層442は、チタン酸ジルコン酸鉛(PZT)で形成されている。上部電極443は、Au/Ti膜で形成されている。SiO2層240は、圧電素子404よりも外側にはみ出している。
【0095】
ベース部402には、下部電極441と電気的に接続された駆動用端子441aが設けられている。上部電極443と駆動用端子441aを介して圧電素子404に電圧が印加される。
【0096】
アクチュエータ401は、圧電素子404に電圧が印加されると、アクチュエータ本体403のうち圧電素子404が積層された表面が伸縮し、アクチュエータ本体403が上下方向に湾曲する。
【0097】
第1ヒンジ406は、2つの部材、即ち、アクチュエータ401とミラー410とを連結し、弾性的に変形可能に構成されている。第1ヒンジ406は、第1シリコン層210で形成されている。第1ヒンジ406は、Y軸方向に並ぶ複数の環状部と、該環状部を連結する連結部とを有している。環状部は、Y軸方向よりもX軸方向に長い形状をしている。
【0098】
詳しくは、第1ヒンジ406は、並設され、Y軸に対して線対称な形状をした2つの蛇行部を有する。2つの蛇行部は、接近した部分同士が互いに連結されている。その結果、複数の環状部が形成されている。2つの蛇行部の両端部も、互いに連結されている。各蛇行部では、X軸方向において他方の蛇行部とは反対側に凸状に形成された3つの凸部と、X軸方向において他方の蛇行部側に凹状に形成された2つの凹部とが交互に配列されている。一方の蛇行部の2つの凹部と他方の蛇行部の2つの凹部とが、互いに連結されている。
【0099】
第2ヒンジ407は、2つの部材、即ち、ミラー410とベース部402とを連結し、弾性的に変形可能に構成されている。第2ヒンジ407は、ミラー410ごとに2つ設けられている。第2ヒンジ407の一端は、ミラー410の第2短辺410bに連結され、他端は、ベース部402に連結されている。第2ヒンジ407は、ミラー410とベース部402との間を蛇行するように延びている。第2ヒンジ407は、第1シリコン層210で形成されている。
【0100】
可動櫛歯電極408は、アーム部480を介してミラー410の第2短辺410bに片持ち状に設けられている。アーム部480は、2つの第2ヒンジ407の間をY軸方向に延びている。可動櫛歯電極408は、3つの電極指481,481,…を有している。電極指481は、第2ヒンジ407よりもミラー410から離れている。3つの電極指481,481,…は、互いに平行にY軸方向に延びている。可動櫛歯電極408及びアーム部480は、第1シリコン層210で形成されている。尚、電極指481の個数は、3つに限られるものではない。
【0101】
一方、ベース部402には、可動櫛歯電極408が入り込む凹部402aが形成されている。凹部402aに固定櫛歯電極409が設けられている。固定櫛歯電極409は、2つの電極指491,491を有している。2つの電極指491,491は、互いに平行にY軸方向に延びている。各電極指491は、可動櫛歯電極408の電極指481の間に入り込んでいる。つまり、可動櫛歯電極408の電極指481と固定櫛歯電極409の電極指491とは互いに対向している。固定櫛歯電極409は、第1シリコン層210で形成されている。ただし、固定櫛歯電極409は、可動櫛歯電極408とは電気的に絶縁されている。尚、電極指491の個数は、2つに限られるものではない。
【0102】
ベース部402には、可動櫛歯電極408と固定櫛歯電極409との静電容量を検出するための第1検出端子431及び第2検出端子432が設けられている。
【0103】
第1検出端子431は、ベース部402の第1シリコン層210のうち可動櫛歯電極408と電気的に導通している部分の表面に設けられている。第1検出端子431は、複数の可動櫛歯電極408,408,…で共通であって、1つだけ設けられている。尚、第1検出端子431は、ミラーユニットごとに設けられていてもよい。
【0104】
第2検出端子432は、電極部433の表面に設けられている。電極部433は、ベース部402の第1シリコン層210で形成され、ベース部402の酸化膜層220上においてその周りの部分から孤立し、電気的に絶縁されている。電極部433は、固定櫛歯電極409が連結されている。第2検出端子432及び電極部433は、固定櫛歯電極409ごとに設けられている。
【0105】
また、ベース部402には、参照電極451が設けられている。参照電極451は、可動櫛歯電極408の電極指481に相当する第1電極指452と固定櫛歯電極409の電極指491に相当する第2電極指453とを有している。第1電極指452及び第2電極指453は、電極指481及び電極指491と同様の構成をしている。つまり、第1電極指452は、3つ設けられ、第2電極指453は、2つ設けられている。第2電極指453は、第1電極指452の間に入り込んでいる。つまり、第1電極指452と第2電極指453とは互いに対向している。
【0106】
参照電極451の静電容量は、第1検出端子431及び第3検出端子434を介して検出される。
【0107】
第1電極指452は、ベース部402の第1シリコン層210のうち第1検出端子431が設けられた部分と電気的に導通している。
【0108】
第3検出端子434は、電極部435の表面に設けられている。電極部435は、電極部433と同様の構成をしている。つまり、電極部435は、ベース部402の第1シリコン層210で形成され、ベース部402の酸化膜層220上においてその周りの部分から孤立し、電気的に絶縁されている。電極部435は、第2電極指453が連結されている。
【0109】
尚、ミラー410、アクチュエータ401、第1ヒンジ406、第2ヒンジ407、可動櫛歯電極408、固定櫛歯電極409及び参照電極451の下方においては、酸化膜層220及び第2シリコン層230が除去されている。
【0110】
また、隣接する固定櫛歯電極409,409の間には、隔壁402bが設けられている。つまり、隣接する凹部402a,402aは、隔壁402bにより隔離されている。隔壁402bは、第1シリコン層210、酸化膜層220及び第2シリコン層230で形成されている。
【0111】
−ミラーデバイスの動作−
次に、このように構成されたミラーデバイス400の動作について説明する。
【0112】
アクチュエータ本体403には圧電素子404が成膜されているため、圧電素子404に電圧を印加していない状態においてはアクチュエータ401に反り(以下、「初期反り」と称する)が生じている場合がある。ミラー410は、この初期反りに起因して傾斜している。初期反りは、アクチュエータ401ごとにばらつきを有する。そのため、ミラー410の傾斜もそれぞれ異なる。
【0113】
そこで、ミラーデバイス400を動作させる際には、まず圧電素子404にバイアス電圧を印加することによって初期反りを調整する。それにより、ミラー410,410,…の傾斜を均一にする。詳しくは、制御部130は、上部電極443と下部電極441とにバイアス電圧を印加する。バイアス電圧の極性が分極処理のときの電圧の極性と同じ場合には、バイアス電圧に応じて圧電体層442が収縮する。それに伴い、アクチュエータ本体403の圧電素子404側の表面が収縮する。その結果、アクチュエータ本体403の反り状態が変化する。
【0114】
アクチュエータ本体403の反り状態が変化すると、アクチュエータ本体403の先端が変位する。それに伴い、ミラー410の第1短辺410aも同様に変位する。ミラー410の第2短辺410bは、第2ヒンジ407を介してベース部402に連結されているため、ほとんど変位しない。その結果、ミラー410は、第2ヒンジ407を支点として第1短辺410aの側が変位するように傾動する。
【0115】
ミラー410が傾動すると、それに伴って可動櫛歯電極408も傾動する。制御部130は、詳しくは後述する可動櫛歯電極408と固定櫛歯電極409との間の静電容量に基づいてバイアス電圧を調整して、ミラー410,410,…の傾斜を均一にする。
【0116】
このように、初期状態においては、圧電素子404にバイアス電圧が印加されており、ミラー410,410,…の傾斜が均一に調整されている。
【0117】
制御部130は、この状態から所望のミラーデバイス100に駆動電圧を印加して、ミラー410を個別に制御する。ミラー410は、バイアス電圧を印加したときと同様に、駆動電圧に応じて傾動する。すなわち、ミラー410は、X軸に平行であって且つ実質的に第2ヒンジ407を通過するA軸の周りに傾動する。このとき、第1ヒンジ406は、凸状に湾曲し、第2ヒンジ407は、凹状に湾曲する。
【0118】
−ミラーの傾動量の検出−
アクチュエータ401を作動させてミラー410が傾動すると、それに伴って可動櫛歯電極408も傾動する。可動櫛歯電極408は、第2ヒンジ407を挟んでミラー410と反対側に位置するので、例えばミラー410が第1短辺410aを上昇させるように傾動すると、可動櫛歯電極408は、電極指481を下降させるように傾動する。その結果、可動櫛歯電極408の電極指481と固定櫛歯電極409の電極指491との対向している部分の面積が変化し、可動櫛歯電極408と固定櫛歯電極409との間の静電容量が変化する。
【0119】
制御部130は、可動櫛歯電極408と固定櫛歯電極409との間の静電容量を第1検出端子431及び第2検出端子432を介して検出している。制御部130は、圧電素子404の印加電圧を静電容量の変化に基づいて調整することによって、ミラー410の傾動量を制御する。
【0120】
このとき、制御部130は、第1検出端子431及び第3検出端子434を介して参照電極451の静電容量も検出している。制御部130は、参照電極451の静電容量を参照することによって、可動櫛歯電極408と固定櫛歯電極409との間の静電容量の変化をより正確に求めることができる。
【0121】
尚、このような構成においては、水平面(例えば、ベース部402の表面)からのミラー410の傾動角度が同じであれば、ミラー410が下方に傾動している場合であっても上方に傾動している場合であっても静電容量の検出結果は同じになる。そのため、前述のミラーデバイス400の動作においては、ミラー410の駆動時にミラー410が水平面を跨いで傾動しないようにバイアス電圧及び駆動電圧が設定される。つまり、(i)初期反りによってアクチュエータ401が水平面よりも上側に湾曲しており、バイアス電圧によって反りをさらに上方へ調整し、駆動電圧によってアクチュエータ401をさらに上方へ湾曲させる場合と、(ii)初期反りによってアクチュエータ401が水平面よりも下側に湾曲しており、バイアス電圧によってアクチュエータ401を水平面よりも上側へ反らせ、駆動電圧によってアクチュエータ401をさらに上方へ湾曲させる場合と、(iii)初期反りによってアクチュエータ401が水平面よりも下側に湾曲しており、バイアス電圧によってアクチュエータ401を水平面より下側の範囲で上方へ調整し、駆動電圧によってアクチュエータ401を水平面より下側の範囲でさらに上方へ湾曲させる場合(すなわち、アクチュエータ401が水平面よりも上側へ湾曲することはない)とがある。尚、このようなアクチュエータ401の動作は、一例である。
【0122】
−ミラーデバイスの製造方法−
このように構成されたミラーデバイス400は、実施形態1のミラーデバイス1と構成が異なるが、実施形態1と同様の製造方法によって製造することができる。すなわち、ミラーデバイス400は、SOI基板200をエッチングしたり、その表面に成膜したりすることにより製造される。その際、前記準備工程、第1除去工程、第2除去工程及び第3除去工程を行うことによって、アクチュエータ本体403となる部分とミラー410となる部分とを精度良く形成することができる。
【0123】
《その他の実施形態》
前記実施形態について、以下のような構成としてもよい。
【0124】
前記実施形態では、SOI基板200を基板の例として、SiO膜240を絶縁膜の例として説明したが、これに限られるものではない。例えば、基板としては、導体基板(半導体基板を含む)や絶縁体基板が挙げられる。導体基板としては、単結晶のシリコン基板、多結晶のシリコン基板、SiC基板等が挙げられる。絶縁体基板としては、SiO基板(例えば、ガラス基板)等が挙げられる。また、絶縁膜としては、酸化膜等が挙げられる。
【0125】
前記ミラーデバイス100における、アクチュエータ1,ミラー110,梁部材120、第1ヒンジ6及び第2ヒンジ7の個数は、例示であって、これに限られるものではない。アクチュエータ1及びミラー110がそれぞれ1つずつであってもよい。
【0126】
また、1セットのミラーユニットの構成も前記実施形態に限られるものではない。例えば、ミラー110は、アクチュエータ1と梁部材120とで支持されているが、アクチュエータ1だけに支持される構成であってもよい。すなわち、ミラー110は、一端部がアクチュエータ1に支持され、他端部がベース部2に支持される構成であってもよい。さらに、梁部材120の代わりにアクチュエータを設けてもよい。すなわち、ミラー110を両側からアクチュエータで支持する構成としてもよい。また、1個のミラー110につき2個のアクチュエータ1,1が設けられているが、アクチュエータ1の個数はこれに限られるものではない。例えば、1個のミラー110につき1個のアクチュエータ1が設けられていてもよい。さらに、第1ヒンジ6及び第2ヒンジ7が設けられているが、これらの形状や個数を変更してもよいし、これらを省略してもよい。
【0127】
前記実施形態には、アクチュエータ本体3に隙間を介して対向する対向電極が設けられていないが、該対向電極を設けてもよい。該対向電極とアクチュエータ本体3との間の静電容量を検出することによって、アクチュエータ本体3の湾曲の度合を推定することができる。
【0128】
また、前記製造方法では、ドライエッチング、ウェットエッチング、熱酸化等が特定されているが、これらに限られるものではない。つまり、前記アクチュエータを製造できる限り、エッチングの種類が特に限定されるわけではなく、成膜の方法が限定されるわけではない。例えば、熱酸化の代わりに、減圧CVDやプラズマCVDやスパッタリングであってもよい。
【0129】
また、前記実施形態では、レジストマスクをポジ型のレジストにより形成しているが、ネガ型のレジストにより形成してもよい。
【0130】
さらに、前記実施形態で説明した材質及び形状は、一例に過ぎず、これらに限定されるものではない。例えば、下部電極41は、Ir/TiW膜であってもよく、上部電極43は、Au/Pt/Ti膜であってもよい。
【0131】
以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。
【0132】
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
【0133】
また、上述の実施の形態は、本開示における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【産業上の利用可能性】
【0134】
以上説明したように、ここに開示された技術は、ミラーデバイスの製造方法について有用である。
【符号の説明】
【0135】
100,400 ミラーデバイス
110,410 ミラー
200 SOI基板(基板)
200a 第1領域
200b 第2領域
210 第1シリコン層
240 SiO膜(絶縁膜)
251 アクチュエータ本体となる部分
252 ミラーとなる部分
255 外周部分
256 外周部分
330 第3レジストマスク
331 第1スリット
332 第2スリット
1,401 アクチュエータ
3,403 アクチュエータ本体
4,404 圧電素子
6,406 第1ヒンジ
7,407 第2ヒンジ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【国際調査報告】