(19)【発行国】日本国特許庁(JP)
【公報種別】再公表特許(A1)
(11)【国際公開番号】WO2014054578
(43)【国際公開日】20140410
【発行日】20160825
(54)【発明の名称】液晶表示装置
(51)【国際特許分類】
   G02F 1/1368 20060101AFI20160729BHJP
   G02F 1/1339 20060101ALI20160729BHJP
   G02F 1/1343 20060101ALI20160729BHJP
   G02F 1/1337 20060101ALI20160729BHJP
【FI】
   !G02F1/1368
   !G02F1/1339 500
   !G02F1/1343
   !G02F1/1337
【審査請求】有
【予備審査請求】未請求
【全頁数】24
【出願番号】2014539728
(21)【国際出願番号】JP2013076532
(22)【国際出願日】20130930
(11)【特許番号】5959660
(45)【特許公報発行日】20160802
(31)【優先権主張番号】2012221750
(32)【優先日】20121003
(33)【優先権主張国】JP
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IS,JP,KE,KG,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LT,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ
(71)【出願人】
【識別番号】000005049
【氏名又は名称】シャープ株式会社
【住所又は居所】大阪府堺市堺区匠町1番地
(74)【代理人】
【識別番号】100161207
【弁理士】
【氏名又は名称】西澤 和純
(74)【代理人】
【識別番号】100129115
【弁理士】
【氏名又は名称】三木 雅夫
(74)【代理人】
【識別番号】100133569
【弁理士】
【氏名又は名称】野村 進
(74)【代理人】
【識別番号】100131473
【弁理士】
【氏名又は名称】覚田 功二
(72)【発明者】
【氏名】齋藤 香織
【住所又は居所】大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内
(72)【発明者】
【氏名】海瀬 泰佳
【住所又は居所】大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内
【テーマコード(参考)】
2H092
2H189
2H192
2H290
【Fターム(参考)】
2H092GA14
2H092GA20
2H092GA26
2H092HA04
2H092JA26
2H092JA46
2H092JB02
2H092JB32
2H092JB57
2H092JB58
2H092NA04
2H092PA02
2H092PA03
2H092PA08
2H092PA09
2H092PA11
2H092QA06
2H189DA07
2H189DA14
2H189DA20
2H189DA31
2H189DA32
2H189DA43
2H189FA16
2H189GA13
2H189HA14
2H189HA15
2H189JA14
2H189LA10
2H189LA14
2H189LA17
2H192AA24
2H192BB11
2H192BC01
2H192CB02
2H192CC55
2H192EA22
2H192EA43
2H192EA67
2H192GD23
2H192JA33
2H290AA73
2H290BA04
2H290BA05
2H290BB13
2H290BB63
2H290BF14
2H290CA12
2H290CA42
2H290CA46
2H290CA48
(57)【要約】
第1サブ画素群と、第2サブ画素群と、がゲートバスラインと直交する方向に交互に配置されており、第1サブ画素と第2サブ画素とは、対称軸を挟んで線対称な形状を有しており、複数の第1サブ画素の各々は、ラビング方向に対して時計回りに角度αだけ傾斜した複数の第1帯状電極を備え、複数の第2サブ画素の各々は、ラビング方向に対して反時計回りに角度αだけ傾斜した複数の第2帯状電極を備え、複数のソースバスラインの各々は、ラビング方向に対して時計回りに角度βだけ傾斜した第1傾斜部と、ラビング方向に対して反時計回りに角度βだけ傾斜した第2傾斜部と、を備え、ラビング方向は、ゲートバスラインと直交する方向であり、複数のスペーサーの各々は、ソースバスラインの近傍に配置され、かつ、ラビング方向と平行に一直線状に配置されている。
【特許請求の範囲】
【請求項1】
一対の基板の間に複数のスペーサーが配置され、前記複数のスペーサーによって保持された前記一対の基板の間の隙間に液晶層が配置されてなる液晶表示装置であって、
互いに隣接して配置された複数のソースバスラインと、
前記複数のソースバスラインと交差するように互いに隣接して配置された複数のゲートバスラインと、を備え、
複数の第1サブ画素からなる第1サブ画素群と、複数の第2サブ画素からなる第2サブ画素群と、が前記ゲートバスラインと直交する方向に交互に配置されており、
前記複数の第1サブ画素の各々は、ラビング方向に対して時計回りに角度α(0°<α<90°)だけ傾斜した部分を有する複数の第1帯状電極を備え、
前記複数の第2サブ画素の各々は、ラビング方向に対して反時計回りに角度α(0°<α<90°)だけ傾斜した部分を有する複数の第2帯状電極を備え、
前記複数のソースバスラインの各々は、ラビング方向に対して時計回りに角度β(0°<β<90°)だけ傾斜し、かつ、前記第1サブ画素の縁に沿って延びる第1傾斜部と、ラビング方向に対して反時計回りに角度β(0°<β<90°)だけ傾斜し、かつ、前記第2サブ画素の縁に沿って延びる第2傾斜部と、を備え、
前記ラビング方向は、前記ゲートバスラインと直交する方向であり、
前記複数のスペーサーの各々は、前記ソースバスラインの近傍に配置され、かつ、前記ラビング方向と平行に一直線状に配置されている液晶表示装置。
【請求項2】
前記複数のスペーサーの各々は、前記複数のゲートバスラインの各々と重なる位置に配置されている請求項1に記載の液晶表示装置。
【請求項3】
前記複数のスペーサーの各々は、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分とは重ならない位置に配置されている請求項1または2に記載の液晶表示装置。
【請求項4】
前記複数のスペーサーは、前記複数のソースバスラインの各々に対して前記ゲートバスラインと平行な方向における一方側に配置された複数の第1スペーサーからなる第1スペーサー群と、前記複数のソースバスラインの各々に対して前記一方側とは反対の他方側に配置された複数の第2スペーサーからなる第2スペーサー群と、を備え、
前記第1スペーサー群と前記第2スペーサー群とが前記ゲートバスラインと直交する方向に交互に配置されている請求項3に記載の液晶表示装置。
【請求項5】
前記複数のスペーサーは、前記一対の基板の双方の基板に接する複数のメインスペーサーと、前記一対の基板のうち一方の基板に接する複数のサブスペーサーと、を備え、
前記複数のスペーサーのうち少なくとも前記複数のサブスペーサーの各々は、前記ラビング方向と平行に一直線状に配置されている請求項1または2に記載の液晶表示装置。
【請求項6】
前記複数のスペーサーは、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分と重なる位置に配置された複数の第3スペーサーからなる第3スペーサー群と、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分とは重ならない位置に配置された複数の第4スペーサーからなる第4スペーサー群と、を備え、
前記第3スペーサー群と前記第4スペーサー群とが前記ゲートバスラインと直交する方向に交互に配置されている請求項1または2に記載の液晶表示装置。
【請求項7】
前記第1サブ画素群と前記第2サブ画素群との各々は、互いに隣接して配置された複数の赤色サブ画素と複数の青色サブ画素とを備え、前記複数の第4スペーサーの各々は、前記赤色サブ画素と前記青色サブ画素との境界部よりも前記青色サブ画素の側に配置されている請求項6に記載の液晶表示装置。
【請求項8】
前記第1サブ画素と前記第2サブ画素とは、前記ゲートバスラインと平行な対称軸を挟んで線対称な形状を有している請求項1から7までのいずれか一項に記載の液晶表示装置。
【請求項9】
前記複数の第1帯状電極に駆動信号を供給しない非駆動時には、前記液晶層の配向方向が前記ラビング方向と一致し、前記複数の第1帯状電極に駆動信号を供給する駆動時には、前記液晶層の配向方向が前記複数の第1帯状電極の並び方向と一致しており、
前記複数の第2帯状電極に駆動信号を供給しない非駆動時には、前記液晶層の配向方向が前記ラビング方向と一致し、前記複数の第2帯状電極に駆動信号を供給する駆動時には、前記液晶層の配向方向が前記複数の第2帯状電極の並び方向と一致している請求項1から8までのいずれか一項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、液晶表示装置に関する。
本願は、2012年10月3日に、日本に出願された特願2012−221750号に基づき優先権を主張し、その内容をここに援用する。
【背景技術】
【0002】
液晶表示装置において、液晶層に電界を印加する方式として横電界方式が従来から知られている。横電界方式の液晶表示装置では、液晶層を挟持する一対の基板のうち、一方の基板上にコモン電極と画素電極とを設け、液晶層に対して概ね横方向(概ね基板に平行な方向)の電界を印加する。この場合、液晶分子のダイレクタが基板に対して垂直方向に立ち上がらないため、視野角が広くなるという利点が得られる。
【0003】
横電界方式の液晶表示装置には、電極構成の違いによって、IPS(In-Plane Switching)方式の液晶表示装置と、FFS(Fringe Field Switching)方式の液晶表示装置と、がある。横電界方式の液晶表示装置では、サブ画素内に複数の帯状電極が形成され、複数の帯状電極の並び方向に液晶層の配向が制御される。液晶表示装置には、視野角を改善するため、画素内をマルチドメイン化した構成が知られている。マルチドメイン化の方法としては、互いに隣接するサブ画素同士で帯状電極の向きを異ならせる方法が知られている。
【0004】
液晶表示装置においては、一対の基板を所定の間隔(ギャップ)だけ離間するスペーサーが基板の液晶層側の面に設けられている。このようなスペーサーとしては、特許文献1に記載のような柱状のスペーサーが知られている。特許文献1の柱状スペーサーは、レジスト等を用いて基板上に直接形成されるものである。基板のそれぞれの対向面上に柱状スペーサーが形成された基板には、配向膜が形成され、ラビング処理が施される。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2007−232820号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献1の柱状スペーサーは、ラビング処理前に形成されるため、ラビング処理時に柱状スペーサーのラビング方向下流側にラビング不良が生じることがある。そのため、特許文献1では、柱状スペーサーの密度を小さくし、このようなラビング不良に起因する配向不良の発生を抑制している。
【0007】
ところで、特許文献1の液晶表示装置においては、柱状スペーサーは、矩形のサブ画素の長辺に沿って一定の間隔で点在している。前述のように、画素内をマルチドメイン化する方法としては、上下に隣接する2つのサブ画素の帯状電極を互いに反対方向に傾斜させ、各々のサブ画素の形状を前記傾斜方向に沿った形状とすることが提案されている。このようなマルチドメイン構造において、特許文献1に記載のように、柱状スペーサーをサブ画素の長辺に沿って配置すると、柱状スペーサーが上下方向に千鳥状に配置されることになる。その場合、特許文献1のように柱状スペーサーの密度を小さくしても、ラビング不良に起因する配向不良の発生を十分に抑制することができない。
【0008】
本発明は、上記の課題を解決するためになされたものであって、スペーサーに起因する配向不良を抑制することが可能な液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記の目的を達成するために、本発明は以下の手段を採用した。
(1)すなわち、本発明の第一の態様に係る液晶表示装置は、一対の基板の間に複数のスペーサーが配置され、前記複数のスペーサーによって保持された前記一対の基板の間の隙間に液晶層が配置されてなる液晶表示装置であって、互いに隣接して配置された複数のソースバスラインと、前記複数のソースバスラインと交差するように互いに隣接して配置された複数のゲートバスラインと、を備え、複数の第1サブ画素からなる第1サブ画素群と、複数の第2サブ画素からなる第2サブ画素群と、が前記ゲートバスラインと直交する方向に交互に配置されており、前記複数の第1サブ画素の各々は、ラビング方向に対して時計回りに角度α(0°<α<90°)だけ傾斜した部分を有する複数の第1帯状電極を備え、前記複数の第2サブ画素の各々は、ラビング方向に対して反時計回りに角度α(0°<α<90°)だけ傾斜した部分を有する複数の第2帯状電極を備え、前記複数のソースバスラインの各々は、ラビング方向に対して時計回りに角度β(0°<β<90°)だけ傾斜し、かつ、前記第1サブ画素の縁に沿って延びる第1傾斜部と、ラビング方向に対して反時計回りに角度β(0°<β<90°)だけ傾斜し、かつ、前記第2サブ画素の縁に沿って延びる第2傾斜部と、を備え、前記ラビング方向は、前記ゲートバスラインと直交する方向であり、前記複数のスペーサーの各々は、前記ソースバスラインの近傍に配置され、かつ、前記ラビング方向と平行に一直線状に配置されている。
【0010】
(2)上記(1)に記載の液晶表示装置では、前記複数のスペーサーの各々は、前記複数のゲートバスラインの各々と重なる位置に配置されていてもよい。
【0011】
(3)上記(1)または(2)に記載の液晶表示装置では、前記複数のスペーサーの各々は、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分とは重ならない位置に配置されていてもよい。
【0012】
(4)上記(3)に記載の液晶表示装置では、前記複数のスペーサーは、前記複数のソースバスラインの各々に対して前記ゲートバスラインと平行な方向における一方側に配置された複数の第1スペーサーからなる第1スペーサー群と、前記複数のソースバスラインの各々に対して前記一方側とは反対の他方側に配置された複数の第2スペーサーからなる第2スペーサー群と、を備え、前記第1スペーサー群と前記第2スペーサー群とが前記ゲートバスラインと直交する方向に交互に配置されていてもよい。
【0013】
(5)上記(1)または(2)に記載の液晶表示装置では、前記複数のスペーサーは、前記一対の基板の双方の基板に接する複数のメインスペーサーと、前記一対の基板のうち一方の基板に接する複数のサブスペーサーと、を備え、前記複数のスペーサーのうち少なくとも前記複数のサブスペーサーの各々は、前記ラビング方向と平行に一直線状に配置されていてもよい。
【0014】
(6)上記(1)または(2)に記載の液晶表示装置では、前記複数のスペーサーは、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分と重なる位置に配置された複数の第3スペーサーからなる第3スペーサー群と、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分とは重ならない位置に配置された複数の第4スペーサーからなる第4スペーサー群と、を備え、前記第3スペーサー群と前記第4スペーサー群とが前記ゲートバスラインと直交する方向に交互に配置されていてもよい。
【0015】
(7)上記(6)に記載の液晶表示装置では、前記第1サブ画素群と前記第2サブ画素群との各々は、互いに隣接して配置された複数の赤色サブ画素と複数の青色サブ画素とを備え、前記複数の第4スペーサーの各々は、前記赤色サブ画素と前記青色サブ画素との境界部よりも前記青色サブ画素の側に配置されていてもよい。
【0016】
(8)上記(1)から(7)までのいずれか一項に記載の液晶表示装置では、前記第1サブ画素と前記第2サブ画素とは、前記ゲートバスラインと平行な対称軸を挟んで線対称な形状を有していてもよい。
【0017】
(9)上記(1)から(8)までのいずれか一項に記載の液晶表示装置では、前記複数の第1帯状電極に駆動信号を供給しない非駆動時には、前記液晶層の配向方向が前記ラビング方向と一致し、前記複数の第1帯状電極に駆動信号を供給する駆動時には、前記液晶層の配向方向が前記複数の第1帯状電極の並び方向と一致しており、前記複数の第2帯状電極に駆動信号を供給しない非駆動時には、前記液晶層の配向方向が前記ラビング方向と一致し、前記複数の第2帯状電極に駆動信号を供給する駆動時には、前記液晶層の配向方向が前記複数の第2帯状電極の並び方向と一致していてもよい。
【発明の効果】
【0018】
本発明によれば、スペーサーに起因する配向不良を抑制することが可能な液晶表示装置を提供することができる。
【図面の簡単な説明】
【0019】
【図1】第1実施形態に係る液晶表示装置の概略構成を示す分解斜視図である。
【図2】第1実施形態に係るサブ画素と帯状電極との配置を説明するための平面図である。
【図3】第1実施形態に係るスペーサーの配置を説明するための平面図である。
【図4】図3のH−H線に沿った、液晶表示装置の断面図である。
【図5】比較例に係る液晶表示装置の作用を説明するための平面図である。
【図6】第1実施形態に係る液晶表示装置の作用を説明するための平面図である。
【図7】第2実施形態に係るスペーサーの配置を説明するための平面図である。
【図8】図7のI−I線に沿った、液晶表示装置の断面図である。
【図9】第3実施形態に係るスペーサーの配置を説明するための平面図である。
【発明を実施するための形態】
【0020】
[第1実施形態]
以下、本発明の第1実施形態について、図1〜図6を用いて説明する。
本実施形態の液晶表示装置は、液晶層を挟持する一対の基板のうち、一方の基板上に一対の電極を備え、これら一対の電極間に印加する電界で液晶を駆動する横電界方式の液晶表示装置である。本実施形態では、一例として、FFS方式を用いたアクティブマトリクス方式の液晶表示装置を挙げて説明する。
【0021】
図1は、第1実施形態に係る液晶表示装置1の概略構成を示す分解斜視図である。
なお、以下の各図面においては、各構成要素を見やすくするため、構成要素によって寸法の縮尺を異ならせて示すことがある。
【0022】
本実施形態の液晶表示装置1は、図1に示すように、観察者から見て奥側から、バックライト2と、偏光板3と、液晶セル4と、偏光板5と、を備えている。本実施形態の液晶表示装置1は、透過型の液晶表示装置であって、バックライト2から射出される光の透過率を液晶セル4によって制御して表示を行う。
【0023】
液晶セル4は、対向配置された薄膜トランジスタ(Thin Film Transistor, 以下、TFTと略記する)アレイ基板6と対向基板7とを有し、TFTアレイ基板6と対向基板7との間に液晶層8が挟持されている。液晶層8にはポジ型の液晶材料を用いるのが一般的であるが、ネガ型の液晶材料を用いても良い。TFTアレイ基板6は、基板9上にマトリクス状に配列された複数のサブ画素30を有し、これら複数のサブ画素30によって表示領域(画面)が構成されている。対向基板7には、基板11上にカラーフィルター12が備えられている。
【0024】
図2は、対向基板7側から見た、TFTアレイ基板6の表示領域の一部を示す平面図である。図2は、第1実施形態に係るサブ画素と帯状電極との配置を説明するための平面図である。
図2において、符号V1は、基板11の一面に平行な第1方向であり、符号V2は、基板11の一面に平行かつ第1方向V1と直交する第2方向である。符号Vsは、第1方向V1と平行な軸(対称軸)である。符号Vrは、配向膜に対してラビング処理を行うラビング方向である。ラビング方向Vrは、第1方向V1と直交する方向(第2方向V2と平行な方向)である。
尚、図2においては、便宜上、対向基板7を構成するブラックマトリクス23を図示している。
【0025】
図2に示すように、TFTアレイ基板6には、互いに平行に隣接して配置された複数のソースバスライン(SL1〜SLm)と、複数のソースバスライン(SL1〜SLm)と交差するように互いに平行に隣接して配置された複数のゲートバスライン(GL1〜GLn)と、複数の画素電極と、が設けられている。
【0026】
以下の説明においては、ソースバスラインを総称してソースバスラインSLと記載することがある。ゲートバスラインを総称してゲートバスラインGLと記載することがある。
【0027】
ソースバスラインSLのうちゲートバスラインGLと平面視重なる部分は、ゲートバスラインGLの延在方向に対して直交した直線状となっている。
【0028】
尚、図示はしないが、ソースバスラインSLとゲートバスラインGLとが交差する交差部の近傍にはTFTが設けられている。
【0029】
TFTは、ゲートバスラインGLと電気的に接続されたゲート電極14(図4参照)と、ゲート絶縁膜13と、ゲート絶縁膜13の下に配置された半導体層と、ソースバスラインSLと電気的に接続されたソース電極16と、画素電極と電気的に接続されたドレイン電極と、を備えている。半導体層は、例えば、非結晶シリコン、多結晶シリコン、酸化物半導体(InGaZnOxなど)で構成されている。
【0030】
複数のゲートバスライン(GL1〜GLn)には、図示略のゲートドライバーから、GL1、GL2、GL3、・・・GLnの順に、スキャン信号が順次的に供給される。このスキャン信号に応答して、TFTが水平ライン単位で駆動される。
複数のソースバスライン(SL1〜SLm)には、図示略のソースドライバーから、ゲートバスラインGLにスキャン信号が供給される1水平期間ごとに、1水平ライン分の画像信号が供給される。
【0031】
TFTアレイ基板6には、複数のソースバスライン(SL1〜SLm)と複数のゲートバスライン(GL1〜GLn)とが互いに交差して配置されている。隣り合う2本のソースバスラインSLと隣り合う2本のゲートバスラインとによって囲まれた領域が一つのサブ画素となる。
【0032】
本実施形態では、複数のソースバスライン(SL1〜SLm)と複数のゲートバスライン(GL1〜GLn)とに平面視重なる領域に、ブラックマトリクス23が形成されている。
即ち、ブラックマトリクス23の開口部23hの形状が、サブ画素の形状を規定している。TFTアレイ基板6には、表示の最小単位であるサブ画素(第1サブ画素31及び第2サブ画素32)がマトリクス状に配置されている。
尚、本文中では、第1サブ画素31及び第2サブ画素32を総称してサブ画素と称することがある。また、ソースバスラインSLの幅及びゲートバスラインGLの幅は、それぞれブラックマトリクス23の幅よりも細くなっている。
【0033】
サブ画素のサイズは、例えば横幅W1が20μm程度、縦幅W2が60μm程度となっている。ここで、横幅W1は、サブ画素の第1方向V1における長さである。縦幅W2は、サブ画素の第2方向V2における長さである。
【0034】
図3は、対向基板7側の配向膜表面に複数のスペーサー40が配置された状態を示す平面図である。
図3に示すように、本実施形態では、R(赤)色光を出力する赤色サブ画素30Rと、G(緑)色光を出力する緑色サブ画素30Gと、B(青)色光を出力する青色サブ画素30Bと、の3個のサブ画素で、1個の画素Pを構成している。赤色サブ画素30R、緑色サブ画素30G及び青色サブ画素30Bは、第1方向V1に沿ってこの順に配置されている。
【0035】
次に、液晶表示装置1の断面構成について、図4を参照しながら説明する。
図4は、図3のH−H線に沿った、液晶表示装置1の断面図である。図4においては、便宜上、図1で示したバックライト2、偏光板3及び偏光板5や配向膜等の図示を省略している。
【0036】
先ず、TFTアレイ基板6の構成について説明する。
図4に示すように、基板9上には、ゲート絶縁膜13が形成されている。基板9としては、ガラス基板等の透明基板を用いることができる。ゲート絶縁膜13の形成材料としては、例えば窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはこれらの積層膜等の無機絶縁性材料を用いることができる。
【0037】
ゲート絶縁膜13上には、ゲート電極14が形成されている。ゲート電極14の形成材料としては、例えばW(タングステン)/TaN(窒化タンタル)の積層膜、Mo(モリブデン)、Ti(チタン)、Al(アルミニウム)等を用いることができる。なお、ゲート電極14は、ゲートバスラインGLの一部によって構成されている。
【0038】
ゲート電極14上には、層間絶縁膜15が形成されている。層間絶縁膜15の形成材料としては、上述のゲート絶縁膜13と同様の無機絶縁性材料を用いることができる。
【0039】
層間絶縁膜15上には、ソース電極16が形成されている。ソース電極16の形成材料としては、上述のゲート電極14と同様の導電性材料を用いることができる。
【0040】
層間絶縁膜15上には、ソース電極16を覆うように有機絶縁膜17が形成されている。有機絶縁膜17の形成材料としては、例えばポリイミド、ポリアミド、アクリル、ポリイミドアミド、ベンゾシクロブテン等の有機絶縁性材料を用いることができる。
【0041】
有機絶縁膜17上には、共通電極18(対向電極)が形成されている。共通電極18の形成材料としては、例えばITO(Indium Tin Oxide、インジウム錫酸化物)、IZO(Indium Zinc Oxide、インジウム亜鉛酸化物)等の透明導電性材料を用いることができる。
【0042】
共通電極18上には、絶縁膜19が形成されている。絶縁膜19の形成材料としては、上述のゲート絶縁膜13と同様の無機絶縁性材料を用いることができる。
【0043】
尚、図示はしないが、絶縁膜19上には、画素電極が形成されている。画素電極の形成材料としては、上述の共通電極18と同様の透明導電性材料を用いることができる。絶縁膜19上には、画素電極を覆うように配向膜が形成されている。配向膜は、液晶層8を構成する液晶分子を水平配向させる配向規制力を有している。
【0044】
次に、対向基板7の構成について説明する。
基板11としては、ガラス基板等の透明基板を用いることができる。対向基板7は、基板11にカラーフィルター12とブラックマトリクス23とが形成された、カラーフィルター基板である。対向基板7の液晶層8の側には、図示しない配向膜が形成されている。
【0045】
TFTアレイ基板6と対向基板7との間には、各々がラビング方向と平行に配列された複数列のスペーサー40が配置されている。スペーサー40は、柱状スペーサーである。
【0046】
図2に戻り、TFTアレイ基板6には、第1方向V1に配列された複数の平行四辺形の第1サブ画素31からなる第1サブ画素群33と、第1方向V1に配列された複数の平行四辺形の第2サブ画素32からなる第2サブ画素群34と、が第2方向V2に交互に配置されている。第1サブ画素31と第2サブ画素32とは、対称軸Vsを挟んで線対称な形状を有している。
【0047】
複数のゲートバスライン(GL1〜GLn)の各々は、第1方向V1に延在している。複数のソースバスライン(SL1〜SLm)の各々は、第1サブ画素31の4辺のうち第1方向V1と交差する辺E1と、第2サブ画素32の4辺のうち第1サブ画素31の辺E1に隣接する辺E2と、のそれぞれに沿って屈曲している。
【0048】
言い換えると、複数のソースバスライン(GL1〜GLn)の各々は、ラビング方向Vrに対して時計回りに角度β(0°<β<90°)だけ傾斜し、かつ、第1サブ画素31の縁(辺E1)に沿って延びる第1傾斜部と、ラビング方向Vrに対して反時計回りに角度β(0°<β<90°)だけ傾斜し、かつ、第2サブ画素32の縁(辺E2)に沿って延びる第2傾斜部と、を備えている。
尚、角度βと角度αとは、互いに同じ角度であることが好ましいが、若干異なる角度であってもよい。
【0049】
複数の第1サブ画素31の各々には、第1画素電極21が配置されている。複数の第2サブ画素32の各々には、第2画素電極22が配置されている。尚、本文中では、第1画素電極21及び第2画素電極22を総称して画素電極と称することがある。
【0050】
第1画素電極21は、所定の間隔を空けて互いに平行に配置された複数の第1帯状電極21aと、複数の第1帯状電極21aを連結する第1連結部21bと、を備えている。複数の第1帯状電極21aは、図2の上下に設けられた2つの第1連結部21bによって一体に連結され、電気的に接続されている。複数の第1帯状電極21aの各々は、ラビング方向Vrに対して時計回りに角度α(0°<α<90°)だけ傾斜している。本実施形態においては、一例として、第1帯状電極21aは、ラビング方向Vrに対して時計回りに10°だけ傾斜している。尚、複数の第1帯状電極21aの各々は、電極全体が前記角度αだけ傾斜しているが、これに限らず、前記角度αだけ傾斜した部分を有していてもよい。
【0051】
複数の第1帯状電極21aに駆動信号を供給しない非駆動時には、液晶層8の配向方向がラビング方向Vrと一致する。一方、複数の第1帯状電極21aに駆動信号を供給する駆動時には、液晶層8の配向方向が複数の第1帯状電極21aの並び方向(第1帯状電極21aの長手方向と直交する方向)と一致する。
【0052】
第2画素電極22は、所定の間隔を空けて互いに平行に配置された複数の第2帯状電極22aと、複数の第2帯状電極22aを連結する第2連結部22bと、を備えている。複数の第2帯状電極22aは、図2の上下に設けられた2つの第2連結部22bによって一体に連結され、電気的に接続されている。複数の第2帯状電極22aの各々は、ラビング方向Vrに対して反時計回りに角度α(0°<α<90°)だけ傾斜している。本実施形態においては、一例として、第2帯状電極22aは、ラビング方向Vrに対して反時計回りに10°だけ傾斜している。尚、複数の第2帯状電極22aの各々は、電極全体が前記角度αだけ傾斜しているが、これに限らず、前記角度αだけ傾斜した部分を有していてもよい。
【0053】
複数の第2帯状電極22aに駆動信号を供給しない非駆動時には、液晶層8の配向方向がラビング方向Vrと一致する。一方、複数の第2帯状電極22aに駆動信号を供給する駆動時には、液晶層8の配向方向が複数の第2帯状電極22aの並び方向(第2帯状電極22aの長手方向と直交する方向)と一致する。
【0054】
画素電極20と共通電極18との間に電圧を印加しない非駆動時には、第1サブ画素31及び第2サブ画素32のそれぞれで液晶分子の配向方向は、対称軸Vsに対して対称になる。画素電極20と共通電極18との間に電圧を印加する駆動時には、第1サブ画素31及び第2サブ画素32のそれぞれで液晶分子の回転方向は、対称軸Vsに対して対称になる。即ち、液晶表示装置1では、非駆動時と駆動時とで液晶分子の回転方向が対称軸Vsと垂直方向に対して対称になる。このように本実施形態では、対称軸Vsを挟んで隣り合う2つのサブ画素を用いて画素をデュアルドメイン化した構成となっている。
【0055】
図3は、第1実施形態に係るスペーサー40の配置を説明するための平面図である。
図3において、符号CL1は、ソースバスラインSLの中心線である。尚、符号CL1は、ブラックマトリクス23のうち、ソースバスラインSLと重なる部分の中心線ともいえる。
【0056】
図3に示すように、複数のスペーサー40の各々は、ソースバスラインSLの近傍に配置され、かつ、ラビング方向Vrと平行に一直線状に配置されている。本実施形態では、各スペーサー40の中心が一直線状に配置されている。
但し、ソースバスラインSLに沿って隣り合う位置に配置された2つのスペーサーをそれぞれSP1、SP2としたときに、ゲートバスラインGLに沿った方向のSP1の中心とSP2の中心との間の距離JがKcosγよりも小さければよい(J<Kcosγ)。
ここで、サブ画素の縁(辺E1又はE2)の長さをK、サブ画素の縁の傾斜角度をγ(90°−β)とする。最も望ましいのは、各スペーサー40の中心が一直線状に配置されていることである。
即ち、一直線状とは、ソースバスラインSLに沿って隣り合う位置に配置された2つのスペーサーをそれぞれSP1、SP2としたときに、ゲートバスラインGLに沿った方向のSP1の中心とSP2の中心との間の距離JがKcosγよりも小さい状態を含む。
【0057】
複数のスペーサー40の各々は、複数のゲートバスライン(GL1〜GLn)の各々と重なる位置に配置されている。複数のスペーサー40の各々は、ブラックマトリクス23の形成領域内に配置されている。スペーサー40は、平面視円形であり、例えば直径は12μm程度である。尚、スペーサー40の形状は、平面視矩形等、種々の形状を採用することができる。
【0058】
複数のスペーサー40の各々は、複数のソースバスライン(SL1〜SLm)と複数のゲートバスライン(GL1〜GLm)とが交差する部分とは重ならない位置に配置されている。
【0059】
複数のスペーサー40は、複数のソースバスライン(SL1〜SLm)の各々に対して第1方向V1における一方側(左側、青色サブ画素30B側)に配置された複数の第1スペーサー41からなる第1スペーサー群43と、複数のソースバスライン(SL1〜SLm)の各々に対して一方側とは反対の他方側(右側、赤色サブ画素30R側)に配置された複数の第2スペーサー42からなる第2スペーサー群44と、を備えている。
【0060】
ここで、「複数のソースバスライン(SL1〜SLm)の各々に対して第1方向V1における一方側」とは、「複数のソースバスライン(SL1〜SLm)の各々の中心線CL1に対して第1方向V1における一方側」を意味する。「複数のソースバスライン(SL1〜SLm)の各々に対して他方側」とは、「複数のソースバスライン(SL1〜SLm)の各々の中心線CL1に対して他方側」を意味する。以下の説明においても同様である。
【0061】
本実施形態では、第1スペーサー群43と第2スペーサー群44とが、第2方向V2に交互に配置されている。これにより、複数のスペーサー40がラビング方向Vrと平行に直線状(図3に示す破線部)に配置された構成となっている。
【0062】
次に、本実施形態に係る液晶表示装置1の作用について図5及び図6を用いて説明する。
図5は、比較例に係る液晶表示装置1Xの作用を説明するための平面図である。
図6は、第1実施形態に係る液晶表示装置1の作用を説明するための平面図である。
図5及び図6においては、便宜上、液晶表示装置の構成要素のうち、ソースバスラインSL、ゲートバスラインGL及びスペーサー40以外の構成要素の図示を省略している。
図5及び図6において、下側はラビング処理始端側(ラビング処理が開始される側)であり、上側はラビング処理終端側(ラビング処理が終わる側)である。
【0063】
図5に示すように、比較例に係る液晶表示装置1Xは、サブ画素の長辺に沿ってスペーサー40Xを配置したものである。この液晶表示装置1Xにおいては、複数のスペーサー40Xの各々が、ソースバスラインSLとゲートバスラインGLとが交差する部分(ソースバスラインSLの中心線とゲートバスラインGLの中心線との交点)に重なる位置に配置されている。
【0064】
そうすると、ソースバスラインSLが第1サブ画素31の辺E1及び第2サブ画素32の辺E2のそれぞれに沿って屈曲しているため、複数のスペーサー40Xが鋸歯状にジグザグに並ぶ。この場合、スペーサー40Xの形成後に、配向膜を布でこするラビング処理を行うと、スペーサー40Xには一定の高さがあるため、スペーサー40Xの周辺にはラビング処理が十分に施されない領域40AXが生じる。領域40AXは、スペーサー40xを起点にラビング終端側に影のように線状に生じる。
【0065】
このようにラビング処理が十分に施されない領域40AXが生じると、液晶分子の配向不良が生じることがある。そうすると、光漏れや表示ムラが発生したり、斜めから見た場合に画面が色づいたように認識されたりしてしまう。
【0066】
本実施形態においても、図6に示すように、スペーサー40の周辺にはラビング処理が十分に施されない領域40Aが生じる。しかしながら、本実施形態では、複数のスペーサー40がラビング方向Vrと平行に直線状に配置されているため、ラビング処理が十分に施されない領域40Aの幅WAが、比較例に係る幅WAxよりも狭くなる。よって、液晶分子の配向不良を抑制し、光漏れや表示ムラが発生したり、斜めから見た場合に画面が色づいたように認識されたりしてしまうことを抑制することができる。
【0067】
尚、本実施形態では、一例として、FFS方式を用いた液晶表示装置1を挙げて説明したが、これに限らない。例えば、IPS方式を用いた液晶表示装置においても本発明を適用可能である。
【0068】
[第2実施形態]
以下、本発明の第2実施形態について、図7及び図8を用いて説明する。
本実施形態に係る液晶表示装置101の基本構成は第1実施形態と同一であり、スペーサー140がメインスペーサー141とサブスペーサー142とを有する点、複数のスペーサー140の配置構成、が第1実施形態と異なる。したがって、本実施形態では、液晶表示装置101の基本構成の説明は省略し、スペーサー140の構成について説明する。
【0069】
図7は、第2実施形態に係るスペーサー140の配置を説明するための平面図である。
図7では、対向基板7側の配向膜表面に複数のスペーサー140が配置された状態を示している。
図7において、符号CL1は、ソースバスラインSLの中心線である。尚、符号CL1は、ブラックマトリクス23のうち、ソースバスラインSLと重なる部分の中心線ともいえる。符号CL2は、ゲートバスラインGLの中心線である。尚、符号CL2は、ブラックマトリクス23のうち、ゲートバスラインGLと重なる部分の中心線ともいえる。
【0070】
図7に示すように、複数のスペーサー140は、一対の基板の双方の基板に接する複数のメインスペーサー141と、一対の基板のうち一方の基板に接する複数のサブスペーサー142と、を備えている。
【0071】
図8は、図7のI−I線に沿った、液晶表示装置101の断面図である。図8においては、便宜上、図1で示したバックライト2、偏光板3及び偏光板5や配向膜等の図示を省略している。
【0072】
図8に示すように、メインスペーサー141は、TFTアレイ基板6及び対向基板7の双方の基板に接している。メインスペーサー141は、TFTアレイ基板6と対向基板7との間の隙間を所定の間隔に保持するためのスペーサーである。
【0073】
サブスペーサー142の高さはメインスペーサー141の高さよりも低い。サブスペーサー142は、対向基板7には接しているが、TFTアレイ基板6には接していない。液晶表示装置101を対向基板7の側から押したときに、サブスペーサー142はTFTアレイ基板6に接する。サブスペーサー142は、液晶表示装置101を対向基板7の側から押したときの押し圧に対する強度を向上させるためのスペーサーである。
【0074】
図7に戻り、複数のメインスペーサー141の各々は、複数のソースバスライン(SL1〜SLm)と複数のゲートバスライン(GL1〜GLn)とが交差する部分と重なる位置に配置されている。一方、複数のサブスペーサー142の各々は、複数のソースバスライン(SL1〜SLm)と複数のゲートバスライン(GL1〜GLn)とが交差する部分と重ならない位置に配置されている。複数のサブスペーサー142の各々は、ラビング方向Vrと平行に一直線状に配置されている。
【0075】
ここで、複数のソースバスライン(SL1〜SLm)と複数のゲートバスライン(GL1〜GLn)とが交差する部分とは、「複数のソースバスライン(SL1〜SLm)の中心線CL1と複数のゲートバスライン(GL1〜GLn)の中心線CL2との交点」を意味する。以下の説明においても同様である。
【0076】
複数のサブスペーサー142は、複数のソースバスライン(SL1〜SLm)の各々に対して第1方向V1における一方側(左側、青色サブ画素30B側)に配置された複数の第1サブスペーサー143からなる第1サブスペーサー群145と、複数のソースバスライン(SL1〜SLm)の各々に対して一方側とは反対の他方側(右側、赤色サブ画素30R側)に配置された複数の第2サブスペーサー144からなる第2サブスペーサー群146と、を備えている。
【0077】
本実施形態では、第1サブスペーサー群145と第2サブスペーサー群146とが、第2方向V2に交互に配置されている。これにより、複数のサブスペーサー142がラビング方向Vrと平行に直線状に配置された構成となっている。
【0078】
ただし、第1サブスペーサー群145及び第2サブスペーサー群146のそれぞれには、第1サブスペーサー143及び第2サブスペーサー144のそれぞれが配置されていない部分(サブスペーサー142が配置されていない部分)がある。このサブスペーサー142が配置されていない部分において、メインスペーサー141が、ソースバスラインSLとゲートバスラインGLとが交差する部分と重なる位置に配置されている。即ち、全体としては、複数のスペーサー140がラビング方向Vrと平行に概ね直線状に配置された構成となっている。
【0079】
ここで、概ね直線状とは、ソースバスラインSLに沿って隣り合う位置に配置された2つのスペーサーをそれぞれSP1、SP2としたときに、ゲートバスラインGLに沿った方向のSP1の中心とSP2の中心との間の距離JがKcosγよりも小さい状態を含む(J<Kcosγ)。
尚、本実施形態では、メインスペーサーのゲートバスラインGLに沿った方向の幅とサブスペーサーのゲートバスラインGLに沿った方向の幅とが概ね等しいが、メインスペーサーの直径がサブスペーサーの直径よりも小さく、かつ、サブスペーサーのゲートバスラインに沿った幅内にメインスペーサーが配置されていることが好ましい。これにより、複数のスペーサーがラビング方向Vrと平行に直線状に配置される。
【0080】
本実施形態に係る液晶表示装置101においても、液晶分子の配向不良を抑制し、光漏れや表示ムラが発生したり、斜めから見た場合に画面が色づいたように認識されたりしてしまうことを抑制することができる。さらに、本実施形態によれば、液晶セル厚を液晶表示装置全体で均一の厚みに保持しつつ押し圧に対する強度を向上させることができる。
【0081】
尚、本実施形態では、メインスペーサー141が、ソースバスラインSLとゲートバスラインGLとが交差する部分と重なる位置に配置されているがこれに限らない。例えば、メインスペーサー141が、ソースバスラインSLとゲートバスラインGLとが交差する部分と重ならない位置(サブスペーサー142が配置される位置)に配置されていてもよい。これにより、複数のスペーサー140がラビング方向Vrと平行に直線状に配置された構成とすることができる。ただし、液晶セル厚を液晶表示装置全体で均一の厚みに保持する観点からは、メインスペーサー141は、ソースバスラインSLとゲートバスラインGLとが交差する部分と重なる位置に配置されているのが好ましい。
【0082】
[第3実施形態]
以下、本発明の第2実施形態について、図9を用いて説明する。
本実施形態に係る液晶表示装置201の基本構成は第1実施形態と同一であり、複数のスペーサー240が第3スペーサー241と第4スペーサー242とを有する点、複数のスペーサー240の配置構成、が第1実施形態と異なる。したがって、本実施形態では、液晶表示装置201の基本構成の説明は省略し、スペーサー240の構成について説明する。
【0083】
図9は、第3実施形態に係るスペーサー240の配置を説明するための平面図である。
図9では、対向基板7側の配向膜表面に複数のスペーサー240が配置された状態を示している。
図9において、符号CL1は、ソースバスラインSLの中心線である。尚、符号CL1は、ブラックマトリクス23のうち、ソースバスラインSLと重なる部分の中心線ともいえる。符号CL2は、ゲートバスラインGLの中心線である。尚、符号CL2は、ブラックマトリクス23のうち、ゲートバスラインGLと重なる部分の中心線ともいえる。
【0084】
図9に示すように、複数のスペーサー240は、複数のソースバスライン(SL1〜SLm)と複数のゲートバスライン(GL1〜GLn)とが交差する部分と重なる位置に配置に配置された複数の第3スペーサー241からなる第3スペーサー群243と、複数のソースバスライン(SL1〜SLm)と複数のゲートバスライン(GL1〜GLn)とが交差する部分とは重ならない位置に配置された複数の第4スペーサー242からなる第4スペーサー群244と、を備えている。
【0085】
第1サブ画素群33と第2サブ画素群34との各々は、互いに隣接して配置された複数の赤色サブ画素30Rと複数の青色サブ画素30Bとを備えている。
【0086】
本実施形態では、第3スペーサー群243と第4スペーサー群244とが第2方向V2に交互に配置されている。具体的には、複数の第4スペーサー242の各々は、赤色サブ画素30Rと青色サブ画素30Bとの境界部(赤色サブ画素30Rと青色サブ画素30Bと間のブラックマトリクス23の形成領域)よりも青色サブ画素30Bの側に配置されている。これにより、ラビング処理が十分に施されない領域が、青色サブ画素30Bの側に生じるように構成されている。
【0087】
本実施形態に係る液晶表示装置201においても、液晶分子の配向不良を抑制し、光漏れや表示ムラが発生したり、斜めから見た場合に画面が色づいたように認識されたりしてしまうことを抑制することができる。さらに、本実施形態によれば、光漏れや色づきを認識しにくくすることができる。光漏れや色づきは赤色よりも青色の方が人の目には認識し難いからである。
【0088】
尚、本実施形態では、複数の第4スペーサーの各々が、赤色サブ画素30Rと青色サブ画素30Bとの境界部よりも青色サブ画素30Bの側に配置されているがこれに限らない。例えば、複数の第4スペーサーの各々が赤色サブ画素30Rと青色サブ画素30Bとの境界部よりも赤色サブ画素30Rの側に配置されていてもよい。ただし、光漏れや色づきを認識しにくくする観点からは、複数の第4スペーサーの各々は、赤色サブ画素30Rと青色サブ画素30Bとの境界部よりも青色サブ画素30Bの側に配置されているのが好ましい。
また、複数の第4スペーサーの各々が、緑色サブ画素30Gと青色サブ画素30Bとの間等、他の色のサブ画素間に配置されていてもよい。
【0089】
以上、図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は上記の実施形態に限定されないことは言うまでもない。上記の実施形態において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
その他、液晶表示装置の各構成要素の形状、数、配置、材料、形成方法等に関する具体的な記載は、上記の実施形態に限定されることなく、適宜変更が可能である。
【産業上の利用可能性】
【0090】
本発明は、液晶表示装置に利用可能である。
【符号の説明】
【0091】
1,101,201…液晶表示装置、6…TFTアレイ基板,7…対向基板、8…液晶層、21a…第1帯状電極、22a…第2帯状電極、30…サブ画素、30R…赤色サブ画素、30B…青色サブ画素、31…第1サブ画素、33…第1サブ画素群、32…第2サブ画素、34…第2サブ画素群、40,140,240…スペーサー、41…第1スペーサー、42…第2スペーサー、43…第1スペーサー群、44…第2スペーサー群、141…メインスペーサー、142…サブスペーサー、241…第3スペーサー、242…第4スペーサー、243…第3スペーサー群、244…第4スペーサー群、V1…第1方向、V2…第2方向、Vr…ラビング方向、SL…ソースバスライン、GL…ゲートバスライン、E1…第1サブ画素の4辺のうち第1方向と交差する辺、E2…第2サブ画素の4辺のうち、第1サブ画素の4辺のうち第1方向と交差する辺に隣接する辺
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】

【手続補正書】
【提出日】20150325
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
一対の基板の間に複数のスペーサーが配置され、前記複数のスペーサーによって保持された前記一対の基板の間の隙間に液晶層が配置されてなる液晶表示装置であって、
互いに隣接して配置された複数のソースバスラインと、
前記複数のソースバスラインと交差するように互いに隣接して配置された複数のゲートバスラインと、を備え、
複数の第1サブ画素からなる第1サブ画素群と、複数の第2サブ画素からなる第2サブ画素群と、が前記ゲートバスラインと直交する方向に交互に配置されており、
前記複数の第1サブ画素の各々は、ラビング方向に対して時計回りに角度α(0°<α<90°)だけ傾斜した部分を有する複数の第1帯状電極を備え、
前記複数の第2サブ画素の各々は、ラビング方向に対して反時計回りに角度α(0°<α<90°)だけ傾斜した部分を有する複数の第2帯状電極を備え、
前記複数のソースバスラインの各々は、ラビング方向に対して時計回りに角度β(0°<β<90°)だけ傾斜し、かつ、前記第1サブ画素の縁に沿って延びる第1傾斜部と、ラビング方向に対して反時計回りに角度β(0°<β<90°)だけ傾斜し、かつ、前記第2サブ画素の縁に沿って延びる第2傾斜部と、を備え、
前記ラビング方向は、前記ゲートバスラインと直交する方向であり、
前記複数のスペーサーの各々は、前記ソースバスラインの近傍に配置され、かつ、前記ラビング方向と平行に一直線状に配置され
前記複数のスペーサーの各々は、前記複数のゲートバスラインの各々と重なる位置に配置され、
前記複数のスペーサーの各々は、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分とは重ならない位置に配置されている液晶表示装置。
【請求項2】
前記複数のスペーサーは、前記複数のソースバスラインの各々に対して前記ゲートバスラインと平行な方向における一方側に配置された複数の第1スペーサーからなる第1スペーサー群と、前記複数のソースバスラインの各々に対して前記一方側とは反対の他方側に配置された複数の第2スペーサーからなる第2スペーサー群と、を備え、
前記第1スペーサー群と前記第2スペーサー群とが前記ゲートバスラインと直交する方向に交互に配置されている請求項に記載の液晶表示装置。
【請求項3】
前記複数のスペーサーは、前記一対の基板の双方の基板に接する複数のメインスペーサーと、前記一対の基板のうち一方の基板に接する複数のサブスペーサーと、を備え、
前記複数のスペーサーのうち少なくとも前記複数のサブスペーサーの各々は、前記ラビング方向と平行に一直線状に配置されている請求項1に記載の液晶表示装置。
【請求項4】
前記複数のスペーサーは、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分と重なる位置に配置された複数の第3スペーサーからなる第3スペーサー群と、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分とは重ならない位置に配置された複数の第4スペーサーからなる第4スペーサー群と、を備え、
前記第3スペーサー群と前記第4スペーサー群とが前記ゲートバスラインと直交する方向に交互に配置されている請求項1に記載の液晶表示装置。
【請求項5】
前記第1サブ画素群と前記第2サブ画素群との各々は、互いに隣接して配置された複数の赤色サブ画素と複数の青色サブ画素とを備え、前記複数の第4スペーサーの各々は、前記赤色サブ画素と前記青色サブ画素との境界部よりも前記青色サブ画素の側に配置されている請求項に記載の液晶表示装置。
【請求項6】
前記第1サブ画素と前記第2サブ画素とは、前記ゲートバスラインと平行な対称軸を挟んで線対称な形状を有している請求項1からまでのいずれか一項に記載の液晶表示装置。
【請求項7】
前記複数の第1帯状電極に駆動信号を供給しない非駆動時には、前記液晶層の配向方向が前記ラビング方向と一致し、前記複数の第1帯状電極に駆動信号を供給する駆動時には、前記液晶層の配向方向が前記複数の第1帯状電極の並び方向と一致しており、
前記複数の第2帯状電極に駆動信号を供給しない非駆動時には、前記液晶層の配向方向が前記ラビング方向と一致し、前記複数の第2帯状電極に駆動信号を供給する駆動時には、前記液晶層の配向方向が前記複数の第2帯状電極の並び方向と一致している請求項1からまでのいずれか一項に記載の液晶表示装置。

【手続補正書】
【提出日】20160427
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
一対の基板の間に複数のスペーサーが配置され、前記複数のスペーサーによって保持された前記一対の基板の間の隙間に液晶層が配置されてなる液晶表示装置であって、
互いに隣接して配置された複数のソースバスラインと、
前記複数のソースバスラインと交差するように互いに隣接して配置された複数のゲートバスラインと、を備え、
複数の第1サブ画素からなる第1サブ画素群と、複数の第2サブ画素からなる第2サブ画素群と、が前記ゲートバスラインと直交する方向に交互に配置されており、
前記複数の第1サブ画素の各々は、ラビング方向に対して時計回りに角度α(0°<α<90°)だけ傾斜した部分を有する複数の第1帯状電極を備え、
前記複数の第2サブ画素の各々は、ラビング方向に対して反時計回りに角度α(0°<α<90°)だけ傾斜した部分を有する複数の第2帯状電極を備え、
前記複数のソースバスラインの各々は、ラビング方向に対して時計回りに角度β(0°<β<90°)だけ傾斜し、かつ、前記第1サブ画素の縁に沿って延びる第1傾斜部と、ラビング方向に対して反時計回りに角度β(0°<β<90°)だけ傾斜し、かつ、前記第2サブ画素の縁に沿って延びる第2傾斜部と、を備え、
前記ラビング方向は、前記ゲートバスラインと直交する方向であり、
前記複数のスペーサーの各々は、前記ソースバスラインの近傍に配置され、かつ、前記ラビング方向と平行に一直線状に配置され、
前記複数のスペーサーの各々は、前記複数のゲートバスラインの各々と重なる位置に配置され、
前記複数のスペーサーの各々は、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分とは重ならない位置に配置され
前記複数のスペーサーは、前記複数のソースバスラインの各々に対して前記ゲートバスラインと平行な方向における一方側に配置された複数の第1スペーサーからなる第1スペーサー群と、前記複数のソースバスラインの各々に対して前記一方側とは反対の他方側に配置された複数の第2スペーサーからなる第2スペーサー群と、を備え、
前記第1スペーサー群と前記第2スペーサー群とが前記ゲートバスラインと直交する方向に交互に配置されている、液晶表示装置。
【請求項2】
一対の基板の間に複数のスペーサーが配置され、前記複数のスペーサーによって保持された前記一対の基板の間の隙間に液晶層が配置されてなる液晶表示装置であって、
互いに隣接して配置された複数のソースバスラインと、
前記複数のソースバスラインと交差するように互いに隣接して配置された複数のゲートバスラインと、を備え、
複数の第1サブ画素からなる第1サブ画素群と、複数の第2サブ画素からなる第2サブ画素群と、が前記ゲートバスラインと直交する方向に交互に配置されており、
前記複数の第1サブ画素の各々は、ラビング方向に対して時計回りに角度α(0°<α<90°)だけ傾斜した部分を有する複数の第1帯状電極を備え、
前記複数の第2サブ画素の各々は、ラビング方向に対して反時計回りに角度α(0°<α<90°)だけ傾斜した部分を有する複数の第2帯状電極を備え、
前記複数のソースバスラインの各々は、ラビング方向に対して時計回りに角度β(0°<β<90°)だけ傾斜し、かつ、前記第1サブ画素の縁に沿って延びる第1傾斜部と、ラビング方向に対して反時計回りに角度β(0°<β<90°)だけ傾斜し、かつ、前記第2サブ画素の縁に沿って延びる第2傾斜部と、を備え、
前記ラビング方向は、前記ゲートバスラインと直交する方向であり、
前記複数のスペーサーの各々は、前記ソースバスラインの近傍に配置され、かつ、前記ラビング方向と平行に一直線状に配置され、
前記複数のスペーサーは、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分と重なる位置に配置された複数の第3スペーサーからなる第3スペーサー群と、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分とは重ならない位置に配置された複数の第4スペーサーからなる第4スペーサー群と、を備え、
前記第3スペーサー群と前記第4スペーサー群とが前記ゲートバスラインと直交する方向に交互に配置されている、液晶表示装置。
【請求項3】
前記第1サブ画素群と前記第2サブ画素群との各々は、互いに隣接して配置された複数の赤色サブ画素と複数の青色サブ画素とを備え、前記複数の第4スペーサーの各々は、前記赤色サブ画素と前記青色サブ画素との境界部よりも前記青色サブ画素の側に配置されている請求項に記載の液晶表示装置。
【請求項4】
前記複数のスペーサーの各々は、前記複数のゲートバスラインの各々と重なる位置に配置されている請求項2または3に記載の液晶表示装置。
【請求項5】
前記第1サブ画素と前記第2サブ画素とは、前記ゲートバスラインと平行な対称軸を挟んで線対称な形状を有している請求項1からまでのいずれか一項に記載の液晶表示装置。
【請求項6】
前記複数の第1帯状電極に駆動信号を供給しない非駆動時には、前記液晶層の配向方向が前記ラビング方向と一致し、前記複数の第1帯状電極に駆動信号を供給する駆動時には、前記液晶層の配向方向が前記複数の第1帯状電極の並び方向と一致しており、
前記複数の第2帯状電極に駆動信号を供給しない非駆動時には、前記液晶層の配向方向が前記ラビング方向と一致し、前記複数の第2帯状電極に駆動信号を供給する駆動時には、前記液晶層の配向方向が前記複数の第2帯状電極の並び方向と一致している請求項1からまでのいずれか一項に記載の液晶表示装置。
【国際調査報告】