(19)【発行国】日本国特許庁(JP)
【公報種別】再公表特許(A1)
(11)【国際公開番号】WO2014061235
(43)【国際公開日】20140424
【発行日】20160905
(54)【発明の名称】EL表示装置
(51)【国際特許分類】
   G09F 9/00 20060101AFI20160808BHJP
   G09G 3/30 20060101ALI20160808BHJP
   G09G 3/20 20060101ALI20160808BHJP
   H01L 51/50 20060101ALI20160808BHJP
   H05B 33/06 20060101ALI20160808BHJP
   H05B 33/02 20060101ALI20160808BHJP
【FI】
   !G09F9/00 348Z
   !G09G3/30 H
   !G09G3/20 622A
   !G09G3/20 623A
   !G09G3/20 622E
   !G09G3/20 621M
   !G09G3/20 621K
   !H05B33/14 A
   !H05B33/06
   !H05B33/02
【審査請求】未請求
【予備審査請求】未請求
【全頁数】82
【出願番号】2014541933
(21)【国際出願番号】JP2013006030
(22)【国際出願日】20131009
(31)【優先権主張番号】2012229448
(32)【優先日】20121017
(33)【優先権主張国】JP
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JP,KE,KG,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LT,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US
(71)【出願人】
【識別番号】514188173
【氏名又は名称】株式会社JOLED
【住所又は居所】東京都千代田区神田錦町三丁目23番地
(74)【代理人】
【識別番号】100189430
【弁理士】
【氏名又は名称】吉川 修一
(74)【代理人】
【識別番号】100190805
【弁理士】
【氏名又は名称】傍島 正朗
(72)【発明者】
【氏名】高原 博司
【住所又は居所】日本国大阪府門真市大字門真1006番地 パナソニック株式会社内
【テーマコード(参考)】
3K107
5C080
5C380
5G435
【Fターム(参考)】
3K107AA01
3K107BB01
3K107CC29
3K107CC45
3K107DD38
3K107DD39
3K107EE03
3K107EE57
3K107HH00
5C080AA06
5C080AA10
5C080BB05
5C080DD20
5C080DD23
5C080DD27
5C080EE01
5C080EE19
5C080JJ02
5C080JJ03
5C080JJ04
5C080JJ05
5C080JJ06
5C080KK07
5C080KK43
5C080KK50
5C380AA01
5C380AB06
5C380AB18
5C380AB19
5C380AB22
5C380AB23
5C380AB24
5C380AB34
5C380AB36
5C380AB37
5C380AC08
5C380AC09
5C380AC10
5C380AC11
5C380AC12
5C380BA02
5C380BA10
5C380BA12
5C380BA19
5C380BA25
5C380BA28
5C380BA29
5C380BA42
5C380BB23
5C380BC01
5C380CA12
5C380CA13
5C380CA14
5C380CB11
5C380CB12
5C380CB14
5C380CB26
5C380CB29
5C380CB30
5C380CB37
5C380CB40
5C380CC02
5C380CC26
5C380CC33
5C380CC39
5C380CC63
5C380CC65
5C380CD013
5C380CD015
5C380CD025
5C380CE22
5C380CF04
5C380CF09
5C380CF22
5C380CF43
5C380CF48
5C380CF51
5C380DA58
5C380FA04
5C380GA11
5G435AA17
5G435BB05
5G435CC09
5G435EE40
5G435EE47
5G435HH12
5G435HH18
(57)【要約】
COF上に連続接続状に形成する制御配線数を削減する。
EL表示装置は、フレキシブル基板(22g)は、パネル基板(31)に形成されたパネル配線と接続するための複数の接続端子(75)を一辺に配列するとともに、フレキシブル基板(22g)内部の一点と接続端子(75)とを接続する端子接続線(74d、74e)と、2つ以上の接続端子(75)間を接続する連続接続線(74a、74b、74c)とを有し、ゲートドライバIC(12)のドライバ出力端子は端子接続線(74e)で配線し、ゲートドライバIC(12)のドライバ入力端子は端子接続線(74d)又は連続接続線(74a、74b、74c)で配線し、ゲートドライバIC(12)のロジック設定を行う制御端子(72)を、連続接続線が接続されたドライバ入力端子(73a、73b)と接続端子(71)との間に配置する。
【特許請求の範囲】
【請求項1】
EL素子を有する画素がマトリックス状に配置された表示画面を有するパネル基板と、
前記画素の行ごとに配置されたゲート信号線と、
前記画素の列ごとに配置されたソース信号線と、
フレキシブル基板に実装されたゲートドライバ回路と、
前記ソース信号線に映像信号を出力するソースドライバ回路を具備し、
前記ゲートドライバ回路には、ゲート信号出力端子と、ドライバ端子と、制御端子が配置され、
前記フレキシブル基板には、第1の接続部と、ゲート信号接続部と、第2の接続部と、第3の接続部とが一辺に配列され、
前記フレキシブル基板には、
前記ゲート信号出力端子と前記ゲート信号接続部とを接続する端子接続線と、前記制御端子と前記第2の接続部とを接続する端子接続線と、前記第1の接続部と前記ドライバ端子と前記第3の接続部とを接続する連続接続線とを有し、
前記制御端子は、前記ゲート信号出力端子と前記ドライバ端子間に配置され、
前記パネル基板に形成されたパネル配線は、前記第2の接続部に接続されている、
EL表示装置。
【請求項2】
前記ゲートドライバ回路は、複数のシフトレジスタ回路を有している、
請求項1記載のEL表示装置。
【請求項3】
前記ドライバ端子のうち、少なくとも1端子は、前記ゲート信号出力端子から出力される信号モードを設定する端子であり、
前記信号モードは、オン電圧と第1のオフ電圧からなる第1の信号モードと、オン電圧と第1のオフ電圧と第2のオフ電圧からなる第2の信号モードであり、
前記信号モードを設定する端子により、前記第1の信号モードと前記第2の信号モードのいずれかを選択する、
請求項1記載のEL表示装置。
【請求項4】
前記第2の接続部に接続されたパネル配線に印加される電圧は、ロジック設定電圧、または、前記ゲート信号出力端子から出力される電圧である、
請求項1記載のEL表示装置。
【請求項5】
前記画素は、n(nは2以上の整数)本の前記ゲート信号線を有し、
前記ゲートドライバ回路は、n個のシフトレジスタ回路を有している、
請求項1記載のEL表示装置。
【請求項6】
前記ゲートドライバ回路には、複数のゲート信号線出力回路が形成され、
前記ゲート信号線出力回路には、独立したVon電圧が印加される、
請求項1記載のEL表示装置。
【請求項7】
前記表示画面の一辺に、第1のゲートドライバ回路が配置され、前記表示画面の他辺に、第2のゲートドライバ回路が配置されている、
請求項1記載のEL表示装置。
【請求項8】
EL素子を有する画素がマトリックス状に配置された表示画面を有するパネル基板と、
前記画素の行ごとに配置されたゲート信号線と、
前記画素の列ごとに配置されたソース信号線と、
フレキシブル基板に実装されたゲートドライバ回路と、
前記ソース信号線に映像信号を出力するソースドライバ回路を具備し、
前記ゲートドライバ回路には、ゲート信号出力端子と、第1のドライバ端子と、第2のドライバ端子と、制御端子とが配置され、
前記フレキシブル基板には、第1の接続部と、ゲート信号接続部と、第2の接続部と、第3の接続部とが一辺に配列され、
前記フレキシブル基板には、
前記ゲート信号出力端子と前記ゲート信号接続部とを接続する端子接続線と、前記制御端子と前記第2の接続部とを接続する端子接続線と、前記第1の接続部と前記第1のドライバ端子と前記第2のドライバ端子と前記第3の接続部とを接続する連続接続線とを有し、
前記制御端子は、前記ゲート信号出力端子と前記第1のドライバ端子間と、前記ゲート信号出力端子と前記第2のドライバ端子間のうち、少なくとも一方に配置され、
前記パネル基板に形成されたパネル配線は、前記第2の接続部に接続され、前記第2の接続部と前記制御端子とが前記端子接続線で接続されている、
EL表示装置。
【請求項9】
前記ゲートドライバ回路は、複数のシフトレジスタ回路を有している、
請求項8記載のEL表示装置。
【請求項10】
前記ドライバ端子のうち、少なくとも1端子は、前記ゲート信号出力端子から出力される信号モードを設定する端子であり、
前記信号モードは、オン電圧と第1のオフ電圧からなる第1の信号モードと、オン電圧と第1のオフ電圧と第2のオフ電圧からなる第2の信号モードであり、
前記信号モードを設定する端子により、前記第1の信号モードと前記第2の信号モードのいずれかを選択する、
請求項8記載のEL表示装置。
【請求項11】
前記第2の接続部に接続されたパネル配線に印加される電圧は、ロジック設定電圧、または、前記ゲート信号出力端子から出力される電圧である、
請求項8記載のEL表示装置。
【請求項12】
前記画素は、n(nは2以上の整数)本の前記ゲート信号線を有し、
前記ゲートドライバ回路は、n個のシフトレジスタ回路を有している、
請求項8記載のEL表示装置。
【請求項13】
前記ゲートドライバ回路には、複数のゲート信号線出力回路が形成され、
前記ゲート信号線出力回路には、独立したVon電圧が印加される、
請求項8記載のEL表示装置。
【請求項14】
EL素子を有する画素がマトリックス状に配置された表示画面を有するパネル基板と、
前記画素の行ごとに配置されたゲート信号線と、
前記画素の列ごとに配置されたソース信号線と、
フレキシブル基板に実装されたゲートドライバ回路と、
前記ソース信号線に映像信号を出力するソースドライバ回路を具備し、
前記ゲートドライバ回路には、ゲート信号出力端子と、第3のドライバ端子と、第4のドライバ端子と、制御端子が配置され、
前記フレキシブル基板には、第1の接続部と、ゲート信号接続部と、第3の接続部とが一辺に配列され、
前記フレキシブル基板には、
前記ゲート信号出力端子と前記ゲート信号接続部とを接続する端子接続線と、前記制御端子と前記第2の接続部とを接続する端子接続線と、前記第1の接続部と前記第3のドライバ端子間とを接続する端子接続線と、前記第3のドライバ端子と前記第3の接続部とを接続する端子接続線とを有し、
前記第3のドライバ端子と、前記第4のドライバ端子間は、前記ゲートドライバ回路に形成された配線により接続されている、
EL表示装置。
【請求項15】
前記ゲートドライバ回路は、複数のシフトレジスタ回路を有している、
請求項14記載のEL表示装置。
【請求項16】
前記ゲートドライバ回路に形成された配線の途中に、双方向バッファ回路が配置されている、
請求項14記載のEL表示装置。
【請求項17】
前記ドライバ端子のうち、少なくとも1端子は、前記ゲート信号出力端子から出力される信号モードを設定する端子であり、
前記信号モードは、オン電圧と第1のオフ電圧からなる第1の信号モードと、オン電圧と第1のオフ電圧と第2のオフ電圧からなる第2の信号モードであり、
前記信号モードを設定する端子により、前記第1の信号モードと前記第2の信号モードのいずれかを選択する、
請求項14記載のEL表示装置。
【請求項18】
前記画素は、n(nは2以上の整数)本の前記ゲート信号線を有し、
前記ゲートドライバ回路は、n個のシフトレジスタ回路を有している、
請求項14記載のEL表示装置。
【請求項19】
前記ゲートドライバ回路には、複数のゲート信号線出力回路が形成され、
前記ゲート信号線出力回路には、独立したVon電圧が印加される、
請求項14記載のEL表示装置。
【請求項20】
前記表示画面の一辺に、第1のゲートドライバ回路が配置され、前記表示画面の他辺に、第2のゲートドライバ回路が配置されている、
請求項14記載のEL表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、有機エレクトロルミネッセンス(Organic Electro−Luminescence。以下、ELまたはOLEDと呼ぶことがある。)素子などを有する画素構成、EL素子がマトリックス状に配置されたEL表示装置(EL表示パネル)、EL表示装置の駆動方法、EL表示装置などに用いるドライバIC基板、フレキシブル基板などに関するものである。
【背景技術】
【0002】
有機EL素子をマトリックス状に備えたアクティブマトリックス(Active−Matrix、以下、AMと略する場合がある)型有機EL表示装置がスマートフォンなどの表示パネルに採用され、商品化されている。EL素子は、アノード電極およびカソード電極間にEL層が形成されている。EL素子は、アノード、カソード電極(端子)に供給された電流あるいは電圧により発光する(例えば、特許文献1参照)。
【0003】
液晶表示パネル(LCD)は、1画素に1ゲート信号線が形成または配置されている。EL表示装置は、少なくとも2本以上のゲート信号線が各画素に形成または配置され、多くのEL表示装置は、3本または4本のゲート信号線が各画素に形成または配置されている(例えば、特許文献2参照)。
【0004】
特許文献1では、有機EL素子をマトリックス状に備えたアクティブマトリックス(Active−Matrix、以下、AMと略する場合がある)型有機EL表示装置のドライバICが実装されたフレキシブル基板(COF(Chip On Film))に、入力伝送ライン及び出力伝送ラインを電気的に連結する連結伝送ラインが形成された構成が開示されている。
【0005】
また、特許文献2には、ドライバICが実装されたフレキシブル基板に、入力信号線などを、連続接続で形成した構成が開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−188078号公報
【特許文献2】特開2006−049514号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
EL表示装置(EL表示パネル)は、画像表示にバックライトが必要でないため、パネルモジュールの厚みを薄くすることができる。このパネルの厚みを薄くできるという特徴を活かすため、ゲートドライバIC側は、プリント基板(PCB)を使用しない構成(PCBレス構成)を採用している。
【0008】
PCBレス構成では、すべての電源配線及び制御信号線をCOFに形成する必要がある。COFは、配線層が1層のため、COFに形成した配線は、交差することができない。そのため、電源配線と制御配線との交差部が発生しないように、連続接続で配線などのレイアウト配置を行う必要がある。
【0009】
しかし、EL表示装置(EL表示パネル)は、制御信号線の数が多いため、COFに形成される配線が密になり、短絡欠陥が発生しやすい。
【0010】
本開示は、これらの課題に鑑みなされたものであり、COF上に連続接続状に形成する制御配線数を削減して、低コストで、歩留まりのよいEL表示装置を提供することを目的とする。
【課題を解決するための手段】
【0011】
本開示の一態様に係るEL表示装置は、発光素子を複数配列したパネル基板と、パネル基板を駆動するゲートドライバICを実装したフレキシブル基板とを有するEL表示装置に関するものである。
【0012】
本開示は、発光素子を有する画素がマトリックス状に配置された表示画面を有するパネル基板と、前記画素の行ごとに配置されたゲート信号線と、前記画素の列ごとに配置されたソース信号線と、フレキシブル基板に実装されたゲートドライバ回路と、前記ソース信号線に映像信号を出力するソースドライバ回路を具備する。前記ゲートドライバ回路には、ゲート信号出力端子と、ドライバ端子と、制御端子が配置され、前記フレキシブル基板には、第1の接続部と、ゲート信号接続部と、第2の接続部と、第3の接続部が一辺に配列され、前記フレキシブル基板には、端子と接続部とを接続する端子接続線と、2つ以上の前記接続部を接続する連続接続線とを有する。前記制御端子は、前記ゲート信号出力端子と前記ドライバ端子間に配置され、前記ゲート信号接続部と前記ゲート信号出力端子は端子接続線で配線し、前記第1の接続部と前記ドライバ端子と前記第3の接続部は、連続接続線で配線し、前記パネル基板に形成されたパネル配線は、前記第2の接続部に接続され、前記第2の接続部と前記制御端子が端子接続線で配線したことを特徴とする。この構成により、COF上に連続接続状に形成する制御配線数を削減して、低コストで、歩留まりのよいEL表示装置を提供することができる。
【0013】
なお、本開示のEL表示装置のドライバ端子は、ゲートドライバICに電圧を印加するドライバ端子であってもよい。
【発明の効果】
【0014】
本開示によれば、COF上に連続接続状に形成する制御配線数を削減して、低コストで、歩留まりのよいEL表示装置を提供することが可能となる。
【図面の簡単な説明】
【0015】
【図1】図1は、本実施の形態にかかるEL表示装置の構成を示す断面図である。
【図2】図2は、本実施の形態にかかるEL表示装置の構成を示す断面図である。
【図3】図3は、本実施の形態のEL表示装置の説明図である。
【図4】図4は、本実施の形態のEL表示装置のゲートドライバICの説明図である。
【図5】図5は、本実施の形態のEL表示装置の説明図である。
【図6】図6は、本実施の形態のEL表示装置に用いるCOFの説明図である。
【図7】図7は、本実施の形態のEL表示装置に用いるCOFの説明図である。
【図8A】図8Aは、本実施の形態のEL表示装置のゲートドライバICの説明図である。
【図8B】図8Bは、本実施の形態のEL表示装置のゲートドライバICの説明図である。
【図9】図9は、本実施の形態のEL表示装置のゲートドライバICの説明図である。
【図10】図10は、本実施の形態のEL表示装置に用いるゲートドライバICの説明図である。
【図11】図11は、本実施の形態のEL表示装置の説明図である。
【図12】図12は、本実施の形態のEL表示装置のCOF部の説明図である。
【図13】図13は、本実施の形態のEL表示装置に用いるソースドライバICの説明図である。
【図14】図14は、本実施の形態のEL表示装置のゲートドライバICの説明図である。
【図15】図15は、本実施の形態のEL表示装置のゲートドライバICの説明図である。
【図16】図16は、本実施の形態のEL表示装置のゲートドライバICの説明図である。
【図17】図17は、本実施の形態のEL表示装置のゲートドライバICの説明図である。
【図18】図18は、本実施の形態のEL表示装置のゲートドライバICの説明図である。
【図19】図19は、本実施の形態のEL表示装置のゲートドライバICの説明図である。
【図20A】図20Aは、本実施の形態のEL標示装置の駆動方法の説明図である。
【図20B】図20Bは、本実施の形態のEL標示装置の駆動方法の説明図である。
【図21】図21は、本実施の形態のEL表示装置の駆動方法の説明図である。
【図22A】図22Aは、本実施の形態のEL表示装置に用いるゲートドライバICの説明図である。
【図22B】図22Bは、本実施の形態のEL表示装置に用いるゲートドライバICの説明図である。
【図23】図23は、本実施の形態のEL表示装置の説明図である。
【図24】図24は、本実施の形態のEL表示装置の説明図である。
【図25】図25は、本実施の形態のEL表示装置の説明図である。
【図26】図26は、本実施の形態のEL表示装置の説明図である。
【図27】図27は、本実施の形態のEL表示装置の説明図である。
【図28】図28は、本実施の形態のEL表示装置の説明図である。
【図29】図29は、本実施の形態のEL表示装置のドライバICの説明図である。
【図30A】図30Aは、本実施の形態のEL表示装置の駆動方法の説明図である。
【図30B】図30Bは、本実施の形態のEL表示装置の駆動方法の説明図である。
【図31A】図31Aは、本実施の形態のEL表示装置の駆動方法の説明図である。
【図31B】図31Bは、本実施の形態のEL表示装置の駆動方法の説明図である。
【図32A】図32Aは、本実施の形態のEL表示装置の駆動方法の説明図である。
【図32B】図32Bは、本実施の形態のEL表示装置の駆動方法の説明図である。
【図33A】図33Aは、本実施の形態のEL表示装置の駆動方法の説明図である。
【図33B】図33Bは、本実施の形態のEL表示装置の駆動方法の説明図である。
【図34A】図34Aは、本実施の形態のEL表示装置の駆動方法の説明図である。
【図34B】図34Bは、本実施の形態のEL表示装置の駆動方法の説明図である。
【図35】図35は、本実施の形態のEL表示装置の駆動方法の説明図である。
【図36】図36は、本実施の形態のEL表示装置の駆動方法の説明図である。
【図37】図37は、本実施の形態のEL表示装置の駆動方法の説明図である。
【図38】図38は、本実施の形態のEL表示装置の駆動方法の説明図である。
【図39】図39は、本実施の形態のEL表示装置の駆動方法の説明図である。
【図40】図40は、本実施の形態のEL表示装置の駆動方法の説明図である。
【図41】図41は、本実施の形態のEL表示装置のドライバICの説明図である。
【図42】図42は、本実施の形態のEL表示装置に用いるソースドライバICの説明図である。
【図43】図43は、本実施の形態のEL表示装置に用いるソースドライバICの説明図である。
【図44】図44は、本実施の形態のEL表示装置の駆動方法の説明図である。
【図45】図45は、本実施の形態のEL表示装置を用いる表示機器の説明図である。
【図46】図46は、本実施の形態のEL表示装置を用いる表示機器の説明図である。
【図47】図47は、本実施の形態のEL表示装置を用いる表示機器の説明図である。
【図48】図48は、EL表示装置の説明図である。
【図49】図49は、EL表示装置の説明図である。
【図50】図50は、従来のEL表示装置のCOF部の説明図である。
【発明を実施するための形態】
【0016】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【0017】
なお、発明者らは、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するものであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
【0018】
(本開示の基礎となった知見)
以下、本開示の詳細を説明する前に、本開示の基礎となった知見について説明する。
【0019】
液晶表示パネル(LCD)では、1画素に1ゲート信号線が形成または配置されている。これに対し、EL表示装置(以下の実施の形態では、「EL表示パネル」と呼ぶこともある。)では、少なくとも2本以上のゲート信号線が各画素に形成または配置されている。例えば、多くのEL表示装置においては、3本または4本のゲート信号線が各画素に形成または配置されている。
【0020】
以上の事項から、EL表示装置は、LCDに比較してゲート信号線の本数が非常に多い構成となっている。
【0021】
LCDに必要な電圧は、オン電圧(Von)、オフ電圧(Voff)、ロジック電圧(Vcc)、映像信号電圧(AVdd)である。
【0022】
EL表示装置は、オン電圧(Von)が複数種類必要となり、オフ電圧(Voff)も複数電圧が必要となる。映像信電圧(AVdd)、ロジック電圧(Vcc)も必要である。画素回路構成に依存して、イニシャル電圧(Vini)、リセット電圧(Vrst)などが必要となる場合がある。アノード電圧(Vdd)、カソード電圧(Vss)も必要である。また、1画素を制御する複数のゲート信号線の動作は異なることから、動作を制御する制御信号も各ゲート信号線に対応して必要となる。そのため制御信号線数も多い。したがって、EL表示装置の制御信号線おおび電源線数は、LCDに比較して4〜5倍となる。
【0023】
図48に図示するように、ゲートドライバIC12(12a、12b)、ソースドライバIC(ソースドライバ回路)14は、COFに実装される。また、図48に図示するように、ゲート信号線17a、17bの両端には、ゲートドライバIC12(12a、12b)が接続されている。ゲートドライバIC12(12a、12b)は、COF22gに実装されている。
【0024】
同様に、各画素16には、ソース信号線18が接続されている。ソース信号線18の一端には、ソースドライバIC14が接続されている。ソースドライバIC14は、COF22sに実装されている。COF22sは、プリント基板(PCB)が接続され、プリント基板(PCB)から、COF22sに映像信号、制御信号が印加される。
【0025】
ソースドライバIC14が実装されたCOF22sは、パネルに実装される。また、COF22sには、プリント基板(PCB)23sが取り付けられる。
【0026】
なお、本開示では、ゲート信号線を駆動する回路を、ゲートドライバIC12として説明するが、本開示はこれに限定されるものではない。たとえば、ゲートドライバIC12は、TAOS、低温ポリシリコン、高温ポリシリコン技術で、画素回路などを形成するプロセスと同時に、表示パネル基板に直接、形成してもよい。つまり、ゲートドライバICとは、半導体チップに限定されるものではなく、ゲートドライバ回路を意味する。また、ソースドライバIC14についても同様であり、ソースドライバICとは、半導体チップに限定されるものではなく、ソースドライバ回路を意味する。なお、ドライバICを、TAOS、低温ポリシリコン、高温ポリシリコン技術で、画素回路などを形成するプロセスと同時に、表示パネル基板に直接、形成する場合は、COFも不要となることは言うまでもない。
【0027】
ゲートドライバIC12が実装されたCOF22gもパネルに実装される。COF22gには、プリント基板(PCB)は取り付けられない。つまり、プリント基板レス(PCBレス)構成である。プリント基板レス(PCBレス)にすることにより、薄型のパネルモジュールを構成できる。
【0028】
図49は、EL表示装置の画素およびドライバICなどの説明図である。
【0029】
図49の画素16において、Pチャンネルの駆動用トランジスタ11aのドレイン端子に、スイッチ用トランジスタ11dのソース端子が接続され、スイッチ用トランジスタ11dのドレイン端子にEL素子15のアノード端子が接続されている。
【0030】
EL素子15のカソード端子には、カソード電圧Vssが印加されている。駆動用トランジスタ11aのソース端子には、アノード電圧Vddが印加されている。
【0031】
ゲート信号線17b(Gd)にオン電圧が印加されると、スイッチ用トランジスタ11dがオンし、駆動用トランジスタ11aからの発光電流がEL素子15に供給される。EL素子15は、発光電流の大きさに基づき、発光する。発光電流の大きさは、ソース信号線18に印加された映像信号を、スイッチ用トランジスタ11bで画素16に印加することにより決定する。
【0032】
駆動用トランジスタ11aのゲート端子には、コンデンサ19bの1端子が接続され、コンデンサの他の端子は、アノード電圧(Vdd)が印加された電極または7配線と接続されている。スイッチ用トランジスタ11bのソース端子は、ソース信号線18と接続され、スイッチ用トランジスタ11bのドレイン端子は駆動用トランジスタ11aのゲート端子と接続されている。一方、ソースドライバIC14は、ソース信号線18に映像信号を印加する。
【0033】
ゲート信号線17(17a、17b)は、表示画面25の左右に配置されたゲートドライバIC12(12a、12b)に接続されている。
【0034】
ゲートドライバIC12(12a、12b)は、画素の選択電圧(オン電圧Von)をゲート信号線17に印加する。ゲート信号線17bのオン電圧が印加されると、スイッチ用トランジスタ11bがオンして、ソース信号線18に印加された映像信号が、画素16に印加される。
【0035】
EL表示パネル49には、EL素子15を有する画素16がマトリックス状に形成された表示画面25が形成されている。
【0036】
以上の構成により、表示画面が大型であっても、また、高精細の表示画面を有する画像表示であっても、良好に表示画面の画素に映像信号を印加できる。また、表示画面に輝度傾斜などの発生がなく、良好な画像表示を実現できる。
【0037】
なお、本開示のEL表示装置のドライバ端子は、ゲートドライバICに電圧を印加するドライバ端子であってもよい。
【0038】
また、EL表示装置は、画像表示にバックライトが必要でないため、パネルモジュールの厚みを薄くすることができる。このパネルの厚みを薄くできるという特徴を活かすため、図48に図示するように、ゲートドライバIC12(12a、12b)側は、PCBレス構成を採用している。
【0039】
PCBを使用すれば、ゲートドライバIC12(12a、12b)で使用する電源配線、制御信号線は、PCBから供給すればよい。
【0040】
図48に図示するように、PCBを使用しない構成(PCBレス構成)では、図50に図示するように、すべての電源配線、制御信号線をCOF22gに形成する必要がある。COFは、配線層が1層のため、COF22に形成した配線は、交差することができない。そのため、図50に図示するように、電源配線、制御配線との交差部が発生しないように、連続接続で配線などのレイアウト配置を行う必要がある。
【0041】
図50では、パネル基板31に形成されたパネル配線91aと、COF22gのCOF配線74aとは、接続端子75a部において、ACF樹脂で接続される。COF配線74aはゲートドライバIC12のドライバ入力端子73aに電気的に接続されている。ドライバ入力端子73aとドライバ入力端子73bとはCOF配線74cで接続されている。また、ドライバ入力端子73bと接続端子75bとは、COF配線74bで電気的に接続されている。また、パネル基板31に形成されたパネル配線91bと、COF22gのCOF配線74bとは、接続端子75b部において、ACF樹脂で接続される。
【0042】
以上のように、パネル基板31に形成されたパネル配線91a→接続端子75a→COF配線74a→ドライバ入力端子73a→COF配線74c→ドライバ入力端子73b→COF配線74b→接続端子75b→パネル基板31に形成されたパネル配線91bと、連続接続で配線のレイアウト設計が行われている。
【0043】
なお、ゲートドライバIC12のゲートドライバ出力は、ドライバ出力端子72から出力される。ドライバ出力端子72と接続端子71とは、COF配線74eで電気的に接続されている。ドライバ出力端子72は、ゲート信号線17と、ACFにより電気的に接続されている。
【0044】
EL表示装置は、少なくとも2本以上のゲート信号線が各画素に形成または配置され、多くのEL表示装置は、3本または4本のゲート信号線が各画素に形成または配置されている。
【0045】
以上の事項から、EL表示装置は、LCDに比較してゲート信号線17の本数が非常に多い。したがって、ゲート信号線17などを制御する制御信号線数も多くなる。
【0046】
各画素のそれぞれのゲート信号線は、制御するトランジスタが異なり、また、必要とするゲート信号線の電圧振幅が異なる。したがって、EL表示装置は、オン電圧(Von)が複数種類必要となり、オフ電圧(Voff)も複数電圧が必要となる。その他、イニシャル電圧(Vini)、リセット電圧(Vrst)などが必要となる場合がある。また、1画素を制御する複数のゲート信号線の動作は異なることから、動作を制御する制御信号も各ゲート信号線に対応して必要となる。そのため制御信号線数も多い。したがって、EL表示装置の制御信号線および電源線数は、LCDに比較して4〜5倍となる。
【0047】
EL表示装置では、電源配線数及び制御配線数が多いため、COF22gに配設する配線数が非常に多くなる。一例として、LCDの3倍以上にもなる。
【0048】
図48に示すように、PCBレス構成を実現するためには、COFに配設する電源配線数及び制御配線数が多いため、図50のCOF22gのD距離、A距離、B距離が長くなる。そのため、COF22gのサイズが大きくなり、コストが高くなる。EL表示装置の画面サイズは、パネルの画面インチ数で決定されるため、COF実装で使用できる距離(COFの貼り付けできる幅)もパネルの画面インチ数で決定される。したがって、COFサイズが大きくなると、COF実装で使用できる距離(COFの貼り付け幅×COF枚数)が、画面幅を超えることになる。そのため、COFサイズを大きくすると、COFをパネルに実装することが物理的に不可能となる。
【0049】
COF22gのA距離が長いと、ドライバ出力端子72を形成する範囲が狭くなる。もしくは、ゲートドライバIC12のチップ長辺の長さを大きくする必要がある。したがって、ゲートドライバIC12のサイズは大きくなり、ドライバICの価格が高くなる。
【0050】
COF22gに配設するCOF配線74の本数を削減するためには、図50のように、アレイ接続配線54を形成する手段がある。アレイ接続配線54はパネルの画素を形成するプロセスで形成されるため、配線の交差部を形成することができる。したがって、複雑な配線パターン、配線の分岐を形成することができる。
【0051】
しかし、アレイ接続配線54は、ゲート信号線17と交差するため、交差部にピンホールなどがあると、アレイ接続配線54とゲート信号線17とが短絡する。EL表示装置は、ゲート信号線17信号線数が多い。そのため、1ゲートドライバIC12あたりのゲートドライバ出力端子数も多い。したがって、アレイ接続配線54とゲート信号線17との交差部が多く、短絡欠陥が発生しやすい。特に、アレイ接続配線54の形成部は、保護カバーなどがなく、機械的な損傷も発生しやすい。そのため、交差部での短絡欠陥も発生しやすい。
【0052】
以上のことから、ゲートドライバIC12付きCOF22gをパネル基板31に複数接続して実装し、かつ、PCBレス構成のEL表示装置では、以下の制約条件がある。
【0053】
制約条件とは、(1)COF22gに形成した配線74は交差させることができない。(2)パネル基板上のゲート信号線17と入力信号配線・電源配線とは交差できない、あるいは、ゲート信号線17と入力信号配線・電源配線を交差させると交差部の短絡リスクが高く、パネルの製造歩留まりを著しく低下させる。
【0054】
以上のことから、EL表示装置では、ゲートドライバIC12付きCOF22gをパネル基板31に複数接続して実装し、かつPCBレス構成は、実現が困難であるという課題があった。
【0055】
そこで、以下の実施の形態では、COF上に連続接続状に形成する制御配線数を削減して、低コストで、歩留まりのよいEL表示装置について説明する。
【0056】
(実施の形態)
以下、図1〜図8Bを用いて、本実施の形態に係る表示装置について説明する。
【0057】
図1及び図2は、本実施の形態にかかるEL表示装置の構成を示す断面図である。
【0058】
本開示において、各図面は理解を容易するために、また、作図を容易にするために、省略、拡大あるいは縮小した箇所がある。たとえば、図1に図示する表示パネルの断面図では、ガラス基板48などを薄く、図示している。また、図2において、封止基板30は薄くしている。
【0059】
省略した箇所もある。たとえば、図1に示す本開示に係るEL表示装置では、反射光の防止のために円偏光板などの位相フィルムを光出射面に配置することが必要である。しかし、図1では、円偏光板を図示することを省略している。
【0060】
また、光出射面には、外光の映りこみを防止するため、表面が凹凸のアングレアシートを形成または配置するが、図1、図2では省略している。また、反射防止膜を形成したシートあるいは反射防止膜を図示することを省略している。
【0061】
なお、以下において、接続端子75aは、本開示における第1の接続部に相当する。接続端子71は本開示におけるゲート信号接続部に相当する。接続端子75bは本開示における第3の接続部に相当する。ドライバ出力端子72は本開示におけるゲート信号出力端子に相当する。ドライバ入力端子73a及び73bは本開示におけるドライバ端子に相当する。接続端子75cは本開示における第2の接続部に相当する。COF配線74a、74b、74cは本開示における連続接続線に相当する。COF配線74d及び74eは本開示における端子接続線に相当する。入力制御配線261は本開示におけるパネル配線に相当する。
【0062】
図1および図2は、本開示のEL表示パネルの断面図である。ただし、説明に不要な箇所は省略している。また、厚み、サイズなどは、説明を容易にするため、拡大あるいは縮小した部分がある。以上の事項は他の図面に対しても同様である。
【0063】
図1は、上面から光取り出しを行う「上取り出し」の表示装置に係る実施の形態である。図2は、光を、パネル基板31の下面側から取り出す「下取り出し」の表示装置に係る実施の形態である。
【0064】
封止基板30およびパネル基板31は、一例として、ガラス基板で構成されている。なお、封止基板30およびパネル基板31は、シリコンウエハ、金属基板、セラミック基板、プラスティックシート(板)などを使用してよい。また、封止基板30およびパネル基板31は放熱性を良好にするため、サファイアガラスなどを用いてもよいことは言うまでもない。
【0065】
図2に示すように、封止基板30とパネル基板31との空間には乾燥剤(図示せず)を配置する。これは、EL膜41は湿度に弱いためである。乾燥剤によりシール剤(図示せず)を浸透する水分を吸収し、EL膜41の劣化を防止する。また、封止基板30とパネル基板31とは周辺部を封止樹脂(図示せず)で封止する。
【0066】
封止基板30は、一例として、フタの形状を有している。封止基板30は、外部からの水分の浸入を防止あるいは抑制する手段であって、フタの形状に限定されるものではない。また、融着ガラスなどでもよい。また、樹脂あるいは無機材料などの構成体であってもよい。また、蒸着技術などを用いて薄膜状に形成したものである。
【0067】
封止基板30とパネル基板31との空間、あるいは封止基板30の表面などに温度センサ(図示せず)を形成または配置する。この温度センサの出力結果により、ソースドライバIC14などの映像振幅を可変する。また、パネル検査時に、温度センサが出力する温度に基づいて、ゲートドライバIC12の動作速度を調整する。速度調整により、適正な動作速度に設定できる。
【0068】
本開示のCOFは、COFの表面に光吸収塗料、材料を塗布あるいは形成し、また、シートを貼り付けて、光を吸収するように構成している。また、COFに実装されたドライバICの表面に放熱板を配置または形成し、ドライバICからの放熱を行っている。また、COFの裏面に放熱シート、放熱板を配置または形成し、ドライバICが発生する熱を放熱している。
【0069】
図2において、パネル基板31に、赤(R)、緑(G)、青(B)からなるカラーフィルター33(33R、33G、33B)が形成されている。なお、カラーフィルターは、RGBに限定されものではない、シアン(C)、マゼンダ(M)、イエロー(Y)色の画素を形成してもよい。
【0070】
なお、R、G、Bの画素開口率は、異ならせてもよい。開口率を異ならせることにより、各RGBのEL素子15に流れる電流密度を異ならせることができる。電流密度を異ならせることにより、RGBのEL素子15の劣化速度を同一にすることができる。劣化速度を同一にすれば、EL表示装置のホワイトバランスずれが発生しない。
【0071】
本開示における表示装置は、RGBの3原色に加えて、W(白)の画素16Wを有している。画素16Wを形成または配置することにより、色ピーク輝度を良好に実現できる。また、高輝度表示を実現できる。
【0072】
本開示におけるELパネル(EL表示装置)の画素16の構造は、図49などに示すように、1つの画素16がスイッチ用トランジスタ11ならびにEL素子15により形成される。
【0073】
なお、ゲート信号線17などとカラーフィルター33との間には、絶縁層が形成されるが、説明に不要であるので省略している。なお、以上の事項は、他の実施の形態でも同様である。
【0074】
図2に図示するように、アノード電極40はゲート信号線17と重なるように構成されている。あるいは、ゲート信号線17とアノード電極40とは、パターンレイアウト設計上、重なる配置となる場合が多い。
【0075】
カラーフィルター33(33R、33G、33B)上には、絶縁膜34が形成されている。絶縁膜34は、カラーフィルター33の水分などが、溶出し、EL膜41などを劣化させることを防止する。また、絶縁膜34は平滑膜としても機能する。
【0076】
カラーフィルター33の上層に、画素16を構成するトランジスタ11が形成される。トランジスタ11上には、遮光膜36が形成される。また、必要に応じて、トランジスタ11の下層、ゲートドライバ回路の下層/上層に、遮光膜36が形成される。アノード電極40とトランジスタ11は、接続部37で接続されている。
【0077】
遮光膜36はクロムなどの金属薄膜で形成し、その膜厚は50nm以上150nm以下にする。遮光膜36の膜厚が薄いと遮光効果が乏しく、厚いと凹凸が発生して上層のトランジスタ11のパターニングが困難になる。
【0078】
ソース信号線18、ゲート信号線17上にアノード電極40あるいはカソード電極を配置または形成することにより、ソース信号線18、ゲート信号線17からの電界が、アノード電極40あるいはカソード電極で遮蔽される。遮蔽により画像表示へのノイズを低減させることができる。
【0079】
ソース信号線18、ゲート信号線17に絶縁膜あるいはアクリル材料からなる絶縁膜(平坦化膜)34を形成して絶縁し、絶縁膜34上にアノード電極40を形成する。
【0080】
このようにゲート信号線17等上の少なくとも1部にアノード電極40を重ねる構成をハイアパーチャ(HA)構造と呼ぶ。不要な干渉光などが低減し、良好な発光状態を実現できる。
【0081】
絶縁膜(平坦化膜)34は、層間絶縁膜としても機能する。また、ゲート信号線17などとアノード電極40との寄生容量を低減する。寄生容量を低減するため、絶縁膜(平坦化膜)34は、0.4μm以上に形成する。しかし、絶縁膜34が厚いと、接続部37での接続不良が増加する。そのため、絶縁膜34は2.0μm以下の膜厚に構成あるいは形成する。
【0082】
絶縁膜34の膜厚が0.4μm以下であれば、層間絶縁が不良になり、歩留まりが低下する。2.0μm以上であればコンタクト接続部の形成が困難になり、コンタクト不良が発生し、歩留まりが低下する。
【0083】
画素16のアノード電極40は、ITO、IGZO、IZO、TAOSなどからなる透明電極を用いることができる。
【0084】
アノード電極40とゲート信号線17間に発生する寄生容量は、ゲート信号線17の立ち上がり、立下り時間に影響する。高速な応答性を必要とするゲート信号線17は、外部接続のゲートドライバIC12で駆動される。また、アノード電圧、カソード電圧などは、COF22の補強配線(図示せず)で補強したリング(図示せず)から供給される。したがって、表示画面位置によらず、アノード電圧などの電圧降下が小さい。
【0085】
光散乱膜38は、パネル内から放射される光を増加させることに寄与する。EL素子のEL膜41から発生した光は、パネル基板31に入射し(軌跡a)、パネル基板31から出射する。しかし、パネル基板31の光出射面での、光入射角が臨界角より大きいと、反射して再びEL膜41に戻ってきてしまう(軌跡b)。
【0086】
光散乱膜38は、光拡散性能にも依存するが、0.1(μm)以上、1.5(μm)以下の膜厚に形成することが好ましい。
【0087】
なお、パネル基板31の光出射面には、円偏光板(円偏光フィルム)32を配置している。偏光板と位相フィルムを一体したものは円偏光板(円偏光フィルム)と呼ばれる。
【0088】
従来のEL表示パネルでは、軌跡bの光は、EL表示パネル内を乱反射し、吸収されてしまう。したがって、軌跡bの光は、吸収され、パネルから外部には出射されない。
【0089】
本開示に係るEL表示パネルでは、軌跡bの光は、光散乱膜38で散乱され、光の軌跡が変化する。軌跡の変化の結果、パネルの光出射面で臨界角以下の角度になった光は、パネルから出射する(軌跡c)。
【0090】
以上のように、光散乱膜38で、パネルの界面で反射した光を、軌跡を変化させることにより、パネルから外部に光が出射されるようにする。したがって、EL表示パネルは、光利用率が高く、高輝度表示を実現できる。
【0091】
なお、光散乱膜38は、絶縁膜34の上に形成されるとしたが、これに限定されるものではなく、絶縁膜34の下層に光散乱膜38を形成してもよい。
【0092】
カラーフィルター33の周辺部には、ブラックマトリックス(BM)を形成してもよい。このましくは、ブラックマトリックス(BM)は、光吸収特性を有する光吸収膜で構成することが好ましい。パネル内でハレーションする光を低減することができるからである。
【0093】
光吸収膜を構成する物質としては、アクリル樹脂などの有機材料にカーボンを含有させたもの、黒色の色素あるいは顔料を有機樹脂中に分散させたもの、カラーフィルターの様にゼラチンやカゼインを黒色の酸性染料で染色したものが例示される。
【0094】
その他、単一で黒色となるフルオラン系色素を発色させて用いたものでもよく、緑色系色素と赤色系色素とを混合した配色ブラックを用いることもできる。また、スパッタにより形成されたPrMnO膜、プラズマ重合により形成されたフタロシアニン膜等が例示される。
【0095】
アノード電極40の周辺部には、リブ(土手)39を形成する。リブ(土手)は、ELのマスク蒸着時のリブ(土手)39としても用いる。リブ(土手)39を、蒸着マスクの接触部として使用し、EL膜41(41R、41G、41B)が形成される。
【0096】
EL膜41上には、金属材料からなるカソード電極43が形成される。カソード電極43の使用材料としては、銀(Ag)、アルミニウム(Al)、マグネシウム(Mg)、カルシウム(Ca)あるいはこれらの合金が例示される。また、Mg−Agの構成が例示される。その他、EL素子15の構造に依存するが、ITO、IGZO、IZO、TAOSなどからなる透明電極を用いることができる。
【0097】
以上の実施の形態は、本開示の他の実施の形態にも適用できることは言うまでもない。また、他の実施の形態と組み合わせることができることも言うまでもない。
【0098】
図1に示すように、「上取り出し」の場合のEL表示装置では、EL膜41を形成後、EL膜41上に、カソード(もしくはアノード)となるマグネシウム−銀(Mg−Ag)膜を20Å以上、300Å以下の膜厚で形成する。また、必要に応じて、Mg−Ag膜上に、ITOなどの透明電極を形成して低抵抗化することが好ましい。
【0099】
また、「上取り出し」の場合のEL表示装置では、カソード電極の上層あるいは下層に、金属薄膜からなる低抵抗化配線44を形成している。低抵抗化配線44は液晶表示パネルのブラックマトリックス(BM)と同様の構成が例示される。たとえば、クロム(Cr)、アルミニウム(Al)、チタン(Ti)、銅(Cu)が用いられる。また、複数の金属材料が多層に形成される、たとえば、Ti、Cu、Tiの3層構成、Ti、Al、Tiの3層構成が例示される。また、複数の金属材料の合金で形成される。以上の構成、方式、内容は、リング(図示せず)にも適用できることは言うまでもない。
【0100】
BM膜厚は、厚い方が低抵抗化でき、好ましいが、凹凸の問題から、膜厚は、200(nm)以上、800(nm)以下の膜厚に設定される。BM44は、画素16あるいはアノード電極40位置に対応して形成される。つまり、主として、BM44は、画素電極間に形成される。
【0101】
なお、R、G、B、(W)を1組、もしくはR、G、B、(W)の複数の組を1組として、BM44を形成してもよい。BM44は、ゲートドライバIC12の上層などにも形成してもよい。BM44が遮光膜として機能し、ゲートドライバIC12の誤動作抑制にも、機能するからである。
【0102】
以上の説明では、BM44として、説明したが、基本的には、有機ELではBMを形成する必要はないから、LCDのBMとは異なる。なお、低抵抗化配線(BM)44は光透過性を有する電極の上層に限定するものではなく、下層に形成してもよい。また、カソード電極、アノード電極などと積層した構成にしてもよい。
【0103】
また、BM44のシート抵抗値あるいは単位長さあたりの抵抗値は、表示画面25の部分に合わせて分布を持たせることが好ましい。表示画面25の中央部あるいは、電圧の給電点から多い箇所は、電圧降下が大きい。そのため、電圧の給電点から遠くなるにしたがって、BM44の幅を太くする、あるいは、BM44の膜厚を厚くすることにより抵抗値を減少させる。表示画面25の中央部になるにしたがって、BM44の幅を太くする、あるいは膜厚を厚くすることにより、抵抗値あるいはシート抵抗値を減少させる。
【0104】
BM44の幅は、パネルの設計時にBM幅を太くすることにより実現できる。BM44の厚みを表示画面25の中央部で厚くすることは、BM44材料を蒸着時に分布を持たせることにより実現できる。たとえば、同心円状に膜厚分布を発生させる。
【0105】
ガラス基板48は、接着層47で接着される。ガラス基板48は、薄膜封止膜であってもよい。また、フィルムを用いた封止構造であってもよい。
【0106】
ガラス基板48の替わりに封止フィルム(薄膜封止膜)を用いる場合は、DLC(ダイヤモンド ライク カーボン)を蒸着したDLC膜を用いることが例示される。このフィルムは防湿性能が高い。このフィルムを封止膜として用いる。
【0107】
DLC膜などをカソード電極43の表面に直接蒸着する構成ものよいことは言うまでもない。その他、樹脂薄膜と金属薄膜を多層に積層して、薄膜封止膜を構成してもよい。
【0108】
図3は、本開示のEL表示装置の説明図である。図3の画素16において、Pチャンネルの駆動用トランジスタ11aのドレイン端子に、スイッチ用トランジスタ11dのソース端子が接続され、スイッチ用トランジスタ11dのドレイン端子にEL素子15のアノード端子が接続されている。
【0109】
EL素子15のカソード端子には、カソード電圧Vssが印加されている。駆動用トランジスタ11aのソース端子には、アノード電圧Vddが印加されている。アノード電圧Vdd>カソード電圧Vssの関係がある。
【0110】
なお、アノード電圧は、ソースドライバIC14が出力する映像信号の最大振幅に基づいて可変できるように構成されている。
【0111】
また、スイッチ用トランジスタ11dをオンオフさせることにより、duty(デューティ)駆動を実施する。
【0112】
ゲート信号線17bにオン電圧が印加されると、スイッチ用トランジスタ11dがオンし、駆動用トランジスタ11aからの発光電流がEL素子15に供給される。EL素子15は、発光電流の大きさに基づき、発光する。発光電流の大きさは、ソース信号線18に印加された映像信号を、スイッチ用トランジスタ11bで画素16に印加することにより決定する。
【0113】
駆動用トランジスタ11aのゲート端子には、コンデンサ19aの1端子が接続され、コンデンサ19aの他の端子は、スイッチ用トランジスタ11bのドレイン端子と接続されている。スイッチ用トランジスタ11bのソース端子は、ソース信号線18と接続されている。ゲート信号線17aにオン電圧が印加されると、スイッチ用トランジスタ11aがオンして、ソース信号線18に印加された映像信号(電圧、電流)Vsが、画素16に印加される。
【0114】
コンデンサ19aの一端子は、スイッチ用トランジスタ11bのドレイン端子と接続され、他方の端子は、アノード電極と接続され、アノード電圧Vddが印加される。
【0115】
なお、コンデンサ19aの他方の端子は、アノード電極40と接続され、アノード電圧Vddが印加されているとしたが、これに限定するものではない。たとえば、他の任意の直流電圧と接続してもよい。
【0116】
駆動用トランジスタ11aのソース端子は、アノード電極40と接続され、アノード電圧Vddが印加されているとしたが、これに限定するものではない。たとえば、他の任意の直流電圧と接続してもよい。つまり、コンデンサ19aの他の端子と、駆動用トランジスタ11aのソース端子は、異なる電位の端子と接続してもよい。
【0117】
映像信号Vsを画素16に印加するスイッチ用トランジスタ11bを駆動するゲート信号線17aには、ゲートドライバIC12aとゲートドライバIC12bとが接続されている。一例として、ゲートドライバIC12aは、表示画面25の左側に配置され、ゲートドライバIC12bは、表示画面25(後述する図24参照)の右側に配置される。
【0118】
図3などに図示するように、ゲートドライバIC12(12a、12b)内には、オン電圧を印加するゲート信号線を指定するシフトレジスタ51と、ゲート信号線17を駆動(オンオフ電圧、オンオフ電流を供給)する出力バッファ52が形成または配置されている。
【0119】
なお、図4に図示するように、出力バッファ52のバッファ能力は、複数の出力能力に設定あるいは切り替えできるように構成されている。切り替えなどは、ゲートドライバIC12(12a、12b)に配置されたロジックピン(Buf1、Buf2ピン)で行う。たとえば、ロジックピンが3ピンの場合は、2の3乗の8通りのバッファ能力に設定することができる。
【0120】
なお、シフトレジスタ51と出力バッファ52の組を、ゲート信号線出力回路53と呼ぶ。
【0121】
ゲート信号線17aに、2つのゲートドライバIC12(12a、12b)が配置されているのは、以下の理由による。
【0122】
ゲート信号線17aは、スイッチ用トランジスタ11bに接続されている。スイッチ用トランジスタ11bは、映像信号を画素16に書き込むトランジスタであり、スイッチ用トランジスタ11bは高速のオンオフ(高スルーレート動作)動作を行うことが必要である。ゲート信号線17aは、2つのゲートドライバIC12(12a、12b)で駆動することにより、高スルーレート動作を実現できる。
【0123】
なお、以上の実施の形態において、ゲート信号線17に2つのゲートドライバIC12が接続されているとして説明したが、本開示はこれに限定するものではない。図3で図示するように、ゲートドライバIC12(12a、12b)内には、出力バッファ52が形成または配置されている。したがって、ゲート信号線17aには、2つの出力バッファが接続されているのと等価である。なお、シフトレジスタ51と出力バッファ52の組を、ゲート信号線出力回路53と呼ぶ。
【0124】
ゲート信号線17aを2つのゲートドライバIC12(12a、12b)で駆動することにより、表示画面25の左右、中央での輝度傾斜などがなくなり、良好な画像表示を実現できる。また、ゲート信号線17aの負荷容量が大きくても、良好にスイッチ用トランジスタ11bをオンオフさせることができる。
【0125】
ゲート信号線17bは、1つのゲートドライバIC12aが接続されている。つまり、ゲート信号線17bには、1つの出力バッファ52が接続されている。
【0126】
ゲート信号線17bには、スイッチ用トランジスタ11dが接続されている。スイッチ用トランジスタ11dは、駆動用トランジスタ11aから、EL素子15に流す駆動電流をオンオフさせる機能を有する。EL素子15に流す電流をオンオフする動作は、低スルーレートで十分である。
【0127】
したがって、ゲート信号線17bは、1つのゲートドライバIC12a(1つの出力バッファ52で駆動する)ことで十分な性能を得ることができる。
【0128】
図3において、ゲートドライバIC12aとゲートドライバIC12bは、同一のゲートドライバICである。ゲートドライバIC12(12a、12b)には、画素16に接続されているゲート信号線17の本数のシフトレジスタ51が形成または配置されている。たとえば、図3に示すEL表示装置の画素回路の構成では、画素16のゲート信号線は、ゲート信号線17aおよび17bの2本であるので、シフトレジスタはシフトレジスタ51aおよび51bの2個である。後述する図44に示すEL表示装置の画素回路の構成では、画素16のゲート信号線は4本(ゲート信号線17a、17b、17c、17d)であるので、シフトレジスタは4個(シフトレジスタ51a、51b、51c、51d)である。
【0129】
図3の実施の形態では、画素16には、ゲート信号線17aとゲート信号線17bの2つのゲート信号線17が形成されている。ゲート信号線17aに対し、ゲートドライバIC12aのシフトレジスタ51aが配置され、ゲート信号線17bに対し、ゲートドライバIC12aのシフトレジスタ51bが配置されている。つまり、2つのシフトレジスタ51がゲートドライバIC12内に形成されている。
【0130】
図3において、ゲート信号線17aの両端は、それぞれゲートドライバIC12aおよび12bに接続されている(両側駆動)。ゲート信号線17bの一端は、ゲートドライバIC12aに接続されている。ゲート信号線17bの他端は、オープンである(片側駆動)。ゲートドライバIC12b内のシフトレジスタ51aは、奇数画素行目のゲート信号線17aと電気的に接続され、ゲートドライバIC12b内のシフトレジスタ51bは、偶数画素行目のゲート信号線17aと電気的に接続されている。
【0131】
したがって、ゲートドライバIC12bのシフトクロックは、ゲートドライバIC12aのシフトクロックの1/2の速度とする。
【0132】
図4は、本開示の他の実施の形態にかかるゲートドライバICの説明図である。バッファ能力を設定する制御端子であるBuf端子(Buf1、Buf2)は、連続接続線が接続されたドライバ入力端子73aとドライバ出力端子72間に配置または形成されている。
【0133】
ロジック設定を行う制御端子であるSEL端子は、連続接続線が接続されたClkなどの制御端子を印加するドライバ入力端子73bとドライバ出力端子72間に配置または形成されている。
【0134】
なお、以上の実施の形態では、ロジックなどを設定する制御端子は、連続接続線が接続されたドライバ入力端子73aまたはドライバ入力端子73bと、ドライバ出力端子72間に配置または形成されているとした。しかし、これに限定するものではない。COF22は、配線が1層のため、COF配線74は交差部を形成することができない。したがって、ドライバICの端子位置は、COF22の接続位置で表現できる。
【0135】
たとえば、図4において、COF22の接続端子で表現すれば、Buf端子はCOF22の接続端子75cに接続され、Clk2などの制御端子は接続端子75aに接続され、ゲートドライバIC12のCOF配線74eは接続端子71に接続されている。また、SEL端子は、COF22の接続端子75cに接続され、Clk2などの制御端子は接続端子75bに接続されている。
【0136】
したがって、本開示において、ロジック設定端子であるBuf端子(Buf1、Buf2)のCOF22gの接続端子75cは、接続端子75aと、接続端子71間に配置あるいは接続されている。また、本開示において、ロジック設定端子であるSEL端子は、接続端子75bと、接続端子71間に配置または接続されている。また、COF配線74a、COF配線74c(図示せず)、COF配線74bは連続接続線を構成している。
【0137】
図5は、本開示の他の実施の形態におけるEL表示装置(EL表示パネル)の画素の説明図である。
【0138】
図5にかかるEL表示装置では、画素16には、ゲート信号線17a、ゲート信号線17b、ゲート信号線17cおよびゲート信号線17dの4つのゲート信号線17が形成されている。ゲート信号線17aに対し、ゲートドライバIC12aのシフトレジスタ51a(図示せず)が配置され、ゲート信号線17bに対し、ゲートドライバIC12aのシフトレジスタ51b(図示せず)が配置され、ゲート信号線17cに対し、ゲートドライバIC12aのシフトレジスタ51c(図示せず)が配置され、ゲート信号線17dに対し、ゲートドライバIC12aのシフトレジスタ51d(図示せず)が配置されている。なお、図3に示したEL表示装置の画素回路の構成では、画素16のゲート信号線は2本であるので、シフトレジスタは2個である。
【0139】
図5の画素16において、Nチャンネルのスイッチ用トランジスタ11dの第1の端子は、アノード電圧Vddの電極または配線と接続され、第2の端子は駆動用トランジスタ11aの第1の端子と接続されている。また、スイッチ用トランジスタ11dのゲート端子は、ゲート信号線17bと接続されている。
【0140】
なお、図5において、トランジスタはNチャンネルトランジスタとしたが、これに限定するものではなく、Pチャンネルトランジスタであってもよい。また、PチャンネルとNチャンネルトランジスタを混在させてもよい。
【0141】
スイッチ用トランジスタ11eの第1の端子はリセット電圧Vrefが印加された電極または配線と接続され、スイッチ用トランジスタ11eの第2の端子は、駆動用トランジスタ11aのゲート端子と接続されている。また、スイッチ用トランジスタ11eのゲート端子はゲート信号線17cと接続されている。
【0142】
映像信号を画素に印加するスイッチ用トランジスタ11bの第1の端子はソース信号線18と接続され、スイッチ用トランジスタ11bの第2の端子は、駆動用トランジスタ11aのゲート端子と接続されている。また、スイッチ用トランジスタ11bのゲート端子はゲート信号線17aと接続されている。
【0143】
スイッチ用トランジスタ11cの第1の端子はイニシャル電圧Viniが印加された電極または配線と接続され、スイッチ用トランジスタ11cの第2の端子は、駆動用トランジスタ11aの第2の端子と接続されている。また、スイッチ用トランジスタ11cゲート端子はゲート信号線17dと接続されている。
【0144】
駆動用トランジスタ11aの第2の端子には、EL素子15の第1の端子が接続され、EL素子15の第2の端子は、カソード電圧Vssが印加された電極あるいは配線と接続されている。
【0145】
コンデンサ19の第1の端子は、駆動用トランジスタ11aのゲート端子に接続され、コンデンサ19の第2の端子は、駆動用トランジスタ11aの第2の端子に接続されている。
【0146】
スイッチ用トランジスタ11b、11eの少なくとも一方のトランジスタに対して、マルチゲート(ディアルゲート以上)構造を採用することにより、また、LDD(Lightly Doped Drain)構造と組み合わせることにより、オフリークを抑制でき、良好なコントラスト、オフセットキャンセル動作を実現できる。また、良好な高輝度表示、画像表示を実現できる。
【0147】
ゲート信号線17aおよびゲート信号線17cは、ゲートドライバIC12aおよびゲートドライバIC12bにより両側駆動されている。また、ゲート信号線17cおよびゲート信号線17dは、ゲートドライバIC12aにより片側駆動されている。
【0148】
図5では、画素16に映像信号を印加するスイッチ用トランジスタ11bが接続されたゲート信号線17cに対して両側駆動を行う。また、駆動用トランジスタ11aのオフセットキャンセル時に動作あるいは制御を行うスイッチ用トランジスタ11dが接続されたゲート信号線17aに対して両側駆動を行う。
【0149】
図6は、ゲートドライバIC12を、フレキシブル基板(COF)22gに実装した状態を模式的に図示した説明図である。
【0150】
ゲート信号線出力回路53aには、シフトレジスタ(図示せず)にデータを入力するデータ入力端子(Dat1)、シフトレジスタ(図示せず)の出力をイネーブル(ゲート信号線にオン電圧を出力する)、あるいはディセーブル(ゲート信号線にオフ電圧を出力する)にするイネーブル入力端子(Enb1)、シフトレジスタ(図示せず)内のデータをシフトするクロックを入力するクロック入力端子(Clk1)が接続または配置されている。
【0151】
ゲート信号線出力回路53bには、シフトレジスタ(図示せず)にデータを入力するデータ入力端子(Dat2)、シフトレジスタ(図示せず)の出力をイネーブル(ゲート信号線にオン電圧を出力する)、あるいはディセーブル(ゲート信号線にオフ電圧を出力する)にするイネーブル入力端子(Enb2)、シフトレジスタ(図示せず)内のデータをシフトするクロックを入力するクロック入力端子(Clk2)が接続または配置されている。
【0152】
フレキシブル基板22gには、COF配線74(74a、74b、74c、74d、74e)が形成され、各端子には、COF配線74a、74b、74cを介して、ドライバ入力端子73(73a、73b)からゲートドライバIC12に信号あるいは電圧が印加される。
【0153】
図6に図示するように、制御端子であるSEL(SEL1、SEL2)端子は、接続端子75cを介してゲートドライバIC12と接続されている。電圧印加端子Voff1、Voff2端子は接続端子75bを介して、ゲートドライバIC12に接続されている。
【0154】
SEL端子、電圧印加端子は、ゲートドライバIC12の出力側に配置または形成されている。
【0155】
また、SEL端子などのロジックの設定端子の接続端子75cは、接続端子71とドライバ入力端子(73a、73b)間に配置または形成されている。
【0156】
接続端子75cには、ロジック端子SEL1、SEL2からロジック電圧などの所定電圧が印加される。前記電圧は、COF22gに形成された、COF内部の一点と接続端子とを接続する配線(以下、「端子接続線」と呼称する)74dを介して、ゲートドライバIC12の操作端子76に印加される。
【0157】
ゲートドライバIC12からの出力信号は、ドライバ出力端子72、COF配線74eを介して接続端子71から出力される。接続端子71には、ゲート信号線17が接続される。
【0158】
図7に図示するように、ゲートドライバIC12のチップの長辺側の左右に各1か所以上のドライバ入力端子73(73a、73b)を設ける。このように構成することにより、電圧の電位降下の影響を受けにくくなり、また、1つのドライバ入力端子73(73a、73b)が接続不良となっても、ゲートドライバIC12の動作に影響を与えない。
【0159】
図7に図示するように、SEL端子、Voff端子は、Von入力端子(VonA、VonB)と、ドライバ出力端子72間に配置されている。Dat1、Enb1、Clk1、Dat2、Enb2、Clk2などの制御信号は、ゲートドライバIC12の2カ所以上に形成または配置されている。好ましくは、前記2カ所は、ゲートドライバIC12の短辺の中央線に対して、線対称になる位置に配置することが好ましい。
【0160】
Dat1、Enb1、Clk1、Dat2、Enb2、Clk2などの制御信号の入力段には、シュミット回路あるいはヒステリシス回路などの入力段回路を形成している。また、ゲート信号線出力回路53で、入力信号がラッチされるように構成されている。たとえば、Clk2において、接続端子75aに入力されたクロックは、COF配線74aを介して、ドライバ入力端子73aに印加される。ドライバ入力端子73aに印加されたクロック信号は、ゲート信号線出力回路53bのシュミット回路でノイズ成分を除去され、ラッチ回路(図示せず)でラッチされる。ラッチされたクロックデータは、ゲート信号線出力回路53aの内部に形成された配線(図示せず)を介して、ドライバ入力端子73bに出力される。ドライバ入力端子73bから出力されたクロックデータClk2は、COF配線74cを介して接続端子75bから出力される。
【0161】
図7では、ドライバ入力端子73aとドライバ入力端子73b間にCOF配線74bを形成しているが、このCOF配線は、データ伝送を補強するためのものである。したがって、省略することも可能であるが、COF配線74bを形成することにより、安定して制御データを伝送することができる。
【0162】
また、ドライバ入力端子73aとドライバ入力端子73bに接続されている配線が、Von電圧配線、Vofff電圧配線などの電源配線の場合は、COF配線74bをバイパス線として機能する。COF配線74bは、電源配線のインピーダンスを低減させ、安定供給性が向上する。
【0163】
なお、図8A、図8B、図9に示すように、ドライバ入力端子73aとドライバ入力端子73bに接続されている配線が、Von電圧配線、Vofff電圧配線などの電源配線の場合においても、内部配線262(262a、262b、262c)をさらに付加してもよい。つまり、ドライバ入力端子73aとドライバ入力端子73b間を、COF配線74bと、内部配線262(262a、262b、262c)で結線してもよい。さらに、オン電圧Von(VonA、VonB)の入力端子も複数端子が配置または形成されていてもよい。
【0164】
図8A、図8Bに図示するように、内部配線262の途中には、双方向バッファ271が配置されている。内部配線262aはドライバ入力端子73aと双方向バッファ271aとを電気的に接続している。内部配線262bは双方向バッファ271aと双方向バッファ271bとを電気的に接続している。内部配線262cはドライバ入力端子73bと双方向バッファ271bとを電気的に接続している。データDat、クロックClk、イネーブルEnb端子は、ドライバ入力端子73aが入力で、ドライバ入力端子73bが出力になる場合と、ドライバ入力端子73bが入力で、ドライバ入力端子73aが出力になる場合とがある。
【0165】
内部配線262には、クロックClk、データDat、イネーブルEnbなどの制御信号が伝達する。COF配線74cは、オン電圧Von、オフ電圧Voff、ロジック電圧Vcc、グランド電圧Vggを伝達する。
【0166】
内部配線262で、クロックClk、データDat、イネーブルEnbなどの制御信号が伝達するため、COF22には、制御信号線用のCOF配線74cの形成または配置が必要でない。そのため、図50におけるA距離、B距離を短くできる。結果、COF22サイズが小さくできるため、低コスト化を実現できる。
【0167】
また、クロックClk、データDat、イネーブルEnbの制御信号が伝達される配線は、内部配線262に双方向バッファ271を配置し、また、双方向バッファ271は、ヒステリシス入力仕様としている。したがって、波形整形が行われ、遅延時間の調整が行われる。そのため、表示画面35のゲート信号線17の同期制御を実現が容易である。また、図13の遅延回路485との同期が実現しやすいため、高画質化を実現できる。
【0168】
図9は、1つのドライバ入力端子73に対して、複数のドライバ入力端子73を配置し、このドライバ入力端子間を、内部配線262で結線した構成である。たとえば、2つのドライバ入力端子S1a(73b1、73b2)が形成され、ドライバ入力端子S1a(73b1)とドライバ入力端子S1a(73b2)間が、内部配線262で電気的に接続されている。同様に、たとえば、2つのドライバ入力端子S1a(73a1、73a2)が形成され、ドライバ入力端子S1a(73a1)とドライバ入力端子S1a(73a2)間が、内部配線262で電気的に接続されている。
【0169】
また、ドライバ入力端子S3bとS2b間は、COF配線74f1で電気的に接続されている。ドライバ入力端子S2bとS3b間は、COF配線74f2で電気的に接続されている。
【0170】
以上のように構成することにより、ゲートドライバIC12に制御信号を供給するCOF配線74a1で、複数のドライバ入力端子S2b、S3bに制御信号を供給できる。また、ゲートドライバIC12に制御信号を供給するCOF配線74c1で、複数のドライバ入力端子S2b、S3bに電圧を供給できる。
【0171】
なお、図9に示すEL表示装置では、ゲートドライバIC12には、ゲート信号線出力回路53a、ゲート信号線出力回路53bが形成または配置されている。ゲート信号線出力回路53には、選択端子(SEL1、SEL2)が接続され、2つのオフ電圧入力端子(Voff1、Voff2)、1つのオン電圧入力端子(ゲート信号線出力回路53aはVonA、ゲート信号線出力回路53bはVonB)が接続されている。SEL端子(SEL1、SEL2)は、プルダウンされている。SEL端子は、ゲート電圧3値駆動とゲート電圧2値駆動を切り替えるロジック端子である。また、ゲート電圧3値駆動とゲート電圧2値駆動については、図21、図22A、図22B、図20A、図20B、図28、図29などを参照して、後に説明をする。
【0172】
ゲートドライバIC12のドライバ出力端子72からゲート信号線17に印加するオン電圧およびオフ電圧が出力される。ドライバ出力端子72と接続端子71間は、COF22gに形成されたCOF配線74eで電気的に接続されている。
【0173】
クロックClk、データDat、オン電圧Vonなどは、2つ以上の接続端子75間を接続する配線(以下、「連続接続線」と呼称する)(後述する図50などで、COF配線74a→COF配線74b→COF配線74cの配線)または、(後述する図50などで、パネル配線91a→COF配線74a→COF配線74b→COF配線74c→パネル配線91b)を行う配線は、ドライバ入力端子73b、ドライバ入力端子73aと接続されている。
【0174】
ドライバ入力端子73aと接続端子75aとは、COF22g上に形成されたCOF配線74aで電気的に接続されている。また、ドライバ入力端子73bと接続端子75bとは、COF22g上に形成されたCOF配線74cで電気的に接続されている。
【0175】
なお、図7、図50で図示するように、ドライバ入力端子73aとドライバ入力端子73bとは、COF22g上に形成されたCOF配線74bで電気的に接続されている。
【0176】
ゲートドライバIC12の操作端子76は、ドライバ出力端子72とドライバ入力端子73a間、または、ドライバ出力端子72とドライバ入力端子73b間、もしくは、その両方間である、ドライバ出力端子72とドライバ入力端子73a間、ドライバ出力端子72とドライバ入力端子73b間に配置または形成されている。
【0177】
COF22には、連続接続線(74a、74b、74c)が形成され、また、ゲートドライバIC12からゲート信号線17にオン電圧(Von)、オフ電圧(Voff1、Voff2)を伝送するCOF接続線74eが形成されている。
【0178】
COF接続線74dは、COF接続線74eとCOF配線74c間もしくは、COF配線74aとCOF接続線74e間に配置または形成される。したがって、COF接続線74dは、COF接続線74e、COF配線74a、COF配線74bおよびCOF配線74cと交差部が発生しない。したがって、COF22が片面配線であっても、COF接続線74dを容易に形成することができる。
【0179】
また、COF接続線74dには、パネル側(パネル配線91が形成された側)から、COF配線74に電圧印加できるように、パターンレイアウトが容易にできる。
【0180】
以上のように、COF接続線74dに接続された端子(たとえば、SEL端子)は、連続接続線とする必要がない。そのため、連続接続線となるCOF配線74a、74b、74cの本数を削減できる。
【0181】
以上の本開示の構成により、図50で説明したB距離、A距離、C距離、D距離を短く、あるいは小さくすることができる。したがって、COF22のサイズを小さくでき、また、ドライバICのサイズを小さくできるから、EL表示装置の低コストを実現できる。
【0182】
なお、図9において、Rは抵抗である。SELのロジックをプルダウン状態としている。なお、抵抗Rは、ゲートドライバIC12内に形成してもよいことは言うまでもない。
【0183】
図10に図示するように、ゲートドライバIC12に入力する制御信号線、電圧配線のCOF配線74は、連続接続でパターン形成されている。つまり、連続接続線で形成されている。
【0184】
パネル基板31には、パネル配線91が形成あるいはパターニングされている。パネル配線91は、オン電圧Von、オフ電圧Voff、アノード電圧Vdd、カソード電圧Vssなどの電源配線、Clk、Enbなどの制御配線である。
【0185】
なお、Vonは、ゲート信号線17に印加するオン電圧、Voffはゲート信号線17に印加するオフ電圧、Vccは、ゲートドライバIC12で使用するロジック回路の電源電電圧グランド電圧Vgg、Vggは、ロジックのグランド電圧である。
【0186】
パネル配線91aの最内側のパネル配線91a1、パネル配線91aの最内側のパネル配線91b1は、Vcc電圧あるいはVgg電圧が印加された配線である。Vcc電圧あるいはVgg電圧は、広義にはロジック端子の設定電圧である。
【0187】
ただし、91a1、91a2に印加電圧として、Von電圧あるいはVoff電圧であってもよい。つまり、一定の期間において、固定の定常的な電圧であればよい。Von電圧またはVoff電圧を、ドライバIC12内のレベル変換回路でレベルシフトあるいはレベルダウン処理を行うことにより、ドライバICのロジック設定を行う電圧レベルの信号として用いることができる。
【0188】
パネル配線91a1から入力制御配線261aが分岐されている。入力制御配線261aは、COF22gの接続端子75cに接続されている。接続端子75cは、ロジックレベルの制御電圧を印加する端子である。なお、ロジックレベルの制御電圧は、ロジック設定を行う信号電圧である。たとえば、第1の所定電圧以上をロジックのHレベルとし、第2の所定電圧以下をロジックのLレベルとする。ゲートドライバIC12の操作端子76と接続端子75cとは、COF接続線74dで電気的に接続されている。
【0189】
パネル配線91b1から入力制御配線261bが分岐されている。入力制御配線261bは、COF22gの接続端子75cに接続されている。ゲートドライバIC12の操作端子76と接続端子75cとは、COF接続線74dで電気的に接続されている。なお、操作端子76は、ゲート信号線との接続端子71と、ゲートドライバIC12のドライバ入力端子73a間に配置される。
【0190】
パネル配線91aは、紙面の上側の接続端子75aを介して、COF22のCOF配線74aと接続されている。COF配線74aは、ドライバ入力端子73aと接続されている。ドライバ入力端子73aとドライバ入力端子73b間は、COF配線74bで電気的に接続されている。
【0191】
以上のように、ゲートドライバIC12には、1種類の電圧、1種類の制御信号に対して、複数のドライバ入力端子73が配置または形成されている。
【0192】
ドライバ入力端子73bと接続端子75bとは、COF配線74cで電気的に接続されている。また、接続端子75bは、パネル配線91bと接続されている。
【0193】
以上のように、パネル配線91a、接続端子75a、COF配線74a、ドライバ入力端子73a、COF配線74b、ドライバ入力端子73b、COF配線74c、接続端子75b、パネル配線91bと連続接続で形成または配置されている。つまり、連続接続線で接続されている。
【0194】
図11は、複数のフレキシブル基板22gをパネル基板31に実装した状態の説明図である。フレキシブル基板22a1とフレキシブル基板22a2間は、パネル配線91bで電気的に接続されている。パネル配線91bは、ゲート信号線17、ソース信号線18と同時に形成される。また、ゲート信号線17、ソース信号線18と同一あるいは類似の材料で構成される。
【0195】
駆動回路(図示せず)からの電圧、制御信号は、電圧・信号入力部101から、パネルに印加され、パネル配線91aを介して、フレキシブル基板22g1に印加され、ゲートドライバIC12aのドライバ入力端子73aに印加される。なお、電圧・信号入力部101は、ソースプリント基板23と接続され、ソースプリント基板23から、電圧・信号入力部101を介して、COF22gに電圧、信号が供給される。
【0196】
フレキシブル基板22g1からの電圧、制御信号は、パネル配線91bを介して、フレキシブル基板(COF)22g2に印加され、ゲートドライバIC12bに印加される。フレキシブル基板(COF)22g2からの電圧、制御信号は、パネル配線91cを介して、次のフレキシブル基板(COF)22g3(図示せず)に印加される。以上のように、電圧、制御信号線は、パネル配線91bを介して、複数のフレキシブル基板(COF)22gを連続接続で接続されている。
【0197】
図12は、本開示のゲートドライバIC12が実装されたCOF22gの説明図である。パネル配線91aは接続端子75aで、COF配線74aと接続されている。COF配線74aはドライバ入力端子73aと接続され、ドライバ入力端子73aとドライバ入力端子73bとは、COF配線74cで電気的に接続されている。ドライバ入力端子73bと接続端子75b間は、COF配線74bで電気的に接続されている。接続端子75bにパネル配線91bが接続され、パネル配線91bは、次のCOF22g2の接続端子75cと電気的に接続されている。
【0198】
入力制御配線261は、Vcc電圧(ドライバICのロジック電圧)が印加されている。つまり、パネル配線91aには、接続端子75cに印加するロジック電圧(通常、VccまたはVgg電圧)が印加されている。接続端子75cと、操作端子76とはCOF接続線74dで電気的に接続されている。パネル配線91の最内側に位置する配線(91a1、91b1)には、ロジック電圧が印加されている。ロジック電圧が、COF接続線74dに接続されている操作端子76に印加されている。
【0199】
図12に示すように、SEL端子(SEL1、SEL2、SEL3、SEL4)がCOF配線74に接続されている。SEL端子は、ゲートドライバIC12のゲート電圧2値駆動とゲート電圧3値駆動の選択を設定する端子である。SEL端子は、ドライバIC内に形成された抵抗RによりVggにプルダウンされている。
【0200】
SEL端子がオープン(電圧が印加されていない状態)では、ロジックは、Lである。Lの場合は、ゲート電圧2値駆動(図20A)が設定されるように構成されている。SEL端子にVcc電圧が印加された状態では、ロジックはHとしている。Hの場合は、ゲート電圧3値駆動(図20B)が設定されるように構成されている。
【0201】
つまり、入力制御配線261で、操作端子76に電圧を印加するようにアレイでパターンレイアウトをすること、あるいは、操作端子76に電圧を印加せず、オープンになるようにパターンレイアウト(未結線)をすることにより、SEL端子(SEL1〜4)のロジックレベルを決定でき、このロジックレベルにより、ゲート信号線出力回路53(53a、53b、53c、53d)がゲート電圧2値駆動を行うか、ゲート電圧3値駆動を行うかを設定あるいは決定することができる。
【0202】
図8A、図8Bおよび図12に図示しているように、ドライバ入力端子73aとドライバ入力端子73b間は、COF22上に形成されたCOF配線74cで接続されている箇所と、ドライバICの内部配線262で接続されている箇所がある。
【0203】
内部配線262は、ゲートドライバIC12の内部配線パターンである。ドライバ入力端子73aとドライバ入力端子73bを電気的に接続している。
【0204】
図13は、本開示のEL表示装置(EL表示パネル)におけるゲートドライバIC12の説明図である。ゲートドライバIC12には、4つのゲート信号線出力回路53(53a、53b、53c、53c)が形成または配置されている。
【0205】
ゲート信号線出力回路53(53a、53b、53c、53c)には、それぞれオン電圧Vonの入力(印加)端子、データ入力(Dat)端子、イネーブル(Enb)端子、クロック(Clk)端子は配置または形成されている。なお、上下の走査方向を反転させる端子(UD端子)は、4つのゲート信号線出力回路53に共通である。
【0206】
SEL端子は、各ゲート信号線出力回路53(53a、53b、53c、53d)に対応して配置されている。SEL端子はゲート電圧3値駆動とゲート電圧2値駆動を設定あるいは操作する端子である。広義には、ゲート信号線出力回路53(53a、53b、53c、53d)の駆動モードを切り替える、あるいは制御する端子である。したがって、駆動方式は、ゲート電圧3値駆動と、ゲート電圧2値駆動に限定されるものではない。たとえば、Von1電圧、Von2電圧、Voff1電圧、Voff2電圧の4値の電圧から1つの電圧を選択することを設定する端子であってもよい。
【0207】
SEL1端子を“H”ロジックとすることにより、ゲート信号線出力回路53aをゲート電圧3値駆動に設定でき、SEL2端子を“H”ロジックとすることにより、ゲート信号線出力回路53bをゲート電圧3値駆動に設定できる。また、SEL31端子を“H”ロジックとすることにより、ゲート信号線出力回路53cをゲート電圧3値駆動に設定でき、SEL4端子を“H”ロジックとすることにより、ゲート信号線出力回路53dをゲート電圧3値駆動に設定できる。なお、“H”と“L”のロジック設定は逆であってもよい。
【0208】
なお、図13おいて、SEL端子を2端子とし、この2端子に印加されたロジック信号をデコードし、4つのゲート信号線出力回路53から1つのゲート信号線出力回路53(53a、53b、53c、53c)を選択するように構成してよい。たとえば、SEL0端子、SEL1端子とし、(SEL0、SEL1)=(L、L)の場合は、ゲート信号線出力回路53aをゲート電圧3値駆動設定とし、ゲート信号線出力回路53b、53c、53dを、ゲート電圧2値駆動に設定されるようにする。また、SEL0端子、SEL1端子とし、(SEL0、SEL1)=(L、H)の場合は、ゲート信号線出力回路53bをゲート電圧3値駆動設定とし、ゲート信号線出力回路53a、53c、53dを、ゲート電圧2値駆動に設定されるようにする。また、SEL0端子、SEL1端子とし、(SEL0、SEL1)=(H、L)の場合は、ゲート信号線出力回路53cをゲート電圧3値駆動設定とし、ゲート信号線出力回路53a、53b、53dを、ゲート電圧2値駆動に設定されるようにする。また、SEL0端子、SEL1端子とし、(SEL0、SEL1)=(H、H)の場合は、ゲート信号線出力回路53dをゲート電圧3値駆動設定とし、ゲート信号線出力回路53a、53b、53cを、ゲート電圧2値駆動に設定されるようにする。以上のように構成することにより、SEL端子数を削減できる。
【0209】
ゲート電圧3値駆動を実施するのは、映像信号を画素16に書き込むトランジスタが接続されたゲート信号線aである。ゲート信号線は、画素に複数のゲート信号線が形成または配置されていても、映像信号を印加するトランジスタが接続されたゲート信号線は1本のゲート信号線17aに特定されるからである。つまり、ゲートドライバIC12内に、複数のゲート信号線駆動回路が形成されていても、そのうちの1つをゲート電圧3値駆動に設定でき、他のゲート信号線駆動回路はゲート電圧2値駆動であればよいからである。
【0210】
たとえば、1つのゲートドライバIC12に8つのゲート信号線駆動回路が配置または形成されている場合、SEL端子を3本とし、3ビットで8個のゲート信号線駆動回路のうち、1つを選択するデコーダ(3−8デコーダ)を構成すればよい。
【0211】
以上のように、本開示では、SEL端子により、各ゲート信号線に対応するゲート信号線出力回路53(53a、53b、53c、53d)を独立にあるいは個別に、ゲート電圧2値駆動とゲート電圧3値駆動とを切り替えることができる。
【0212】
本開示は、映像信号を書き込むトランジスタが接続されたゲート信号線17を両側駆動(表示画面25の左右に配置された2つのゲートドライバIC12で駆動する)を行う。他の高速スルーレートが必要でないゲート信号線は、片側駆動(表示画面25の左右のいずれかのゲートドライバIC12で駆動する)を行う。
【0213】
なお、図8A、図8Bおよび図12に示すEL表示装置では、操作端子76は、ドライバ出力端子72が形成された辺(ドライバICの長辺)あるいは近傍に配置または形成した。本開示はこれに限定するものではない。たとえば、図8Aおよび図8Bに図示するように、ゲートドライバIC12の短辺あるいは近傍に形成してもよい。また、ドライバ入力端子73a、73bが形成された辺(ドライバICの長辺)に形成してもよい。操作端子76は、ドライバ出力端子72とドライバ入力端子73(73a、73b)間に配置すればよい。操作端子76を、ドライバ出力端子72と入力端子73(73a、73b)間に配置すれば、パネル配線91a1、91b1あるいは、パネル配線91a1、91b1から分岐した入力制御配線261により、ロジック設定などが容易に行うことができる。
【0214】
本実施の形態にかかるEL表示装置は、ロジック制御を行う制御信号線などを、パネル側(パネル配線91が形成された側)から、操作端子76に接続するものであり、本構成により、COF配線74(74a、74b、74c)数を削減するものである。従来の実EL表示装置では、すべての制御信号線、電源配線を連続接続線で形成する必要があり、図50で説明したように、A距離、B距離、D距離が長くなるという課題があった。一方、本実施の形態に係るEL表示装置では、操作端子76に接続する制御信号線は、COF配線74(74a、74b、74c)を形成する必要がない。そのため、COF配線74の数を削減でき、A距離、B距離、D距離を短くでき、COFサイズ、ドライバICサイズを小さくできる。
【0215】
また、パネル配線91から所定電圧を印加した配線(一例として、ロジック電圧Vcc、グランド電圧Vgg)を分岐した入力制御配線261を形成する。操作端子76に電圧をアレイパターンの配線レイアウト設計により、ロジック設定に一致させて電圧を印加する構成である。以上の構成により、パネル配線91(91a、91b)を形成する図50のC距離を短くできる。そのため、パネルの額縁を短くすることができる。
【0216】
以上は、ゲートドライバIC12およびCOF22gについて説明したが、ソースドライバIC14およびCOF22sについても同様に適用することができることは言うまでもない。
【0217】
以上の実施の形態は、本開示の他の実施の形態にも適用できることは言うまでもない。また、他の実施の形態と組み合わせることができることも言うまでもない。
【0218】
図14は、本開示の他の実施の形態に係るゲートドライバICの説明図である。ロジック設定を行う制御端子であるUD端子(シフトレジスタ51の走査方向を設定する端子)は、連続接続線が接続されたドライバ入力端子73aとドライバ出力端子72間に配置または形成されている。
【0219】
ロジック設定を行う制御端子であるSEL端子(ゲート信号線出力回路53のゲート電圧3値駆動とゲート電圧2値駆動とを設定する端子)は、連続接続線が接続されたドライバ入力端子73bとドライバ出力端子72間に配置または形成されている。
【0220】
図15は、本開示の他の実施の形態にかかるゲートドライバICの説明図である。ロジック設定を行う制御端子であるSEL端子は、連続接続線が接続されたドライバ入力端子73aとドライバ出力端子72間に配置または形成されている。
【0221】
ロジック設定を行う制御端子であるUD端子は、連続接続線が接続された電圧(Von電圧、Voff電圧)を印加するドライバ入力端子73bとドライバ出力端子72間に配置または形成されている。
【0222】
図15は、各ゲート信号線出力回路53(53a、53b、53c、53d)において、Voff1電圧、Voff2電圧を独立にした構成である。ゲート信号線出力回路53aには、Voff1aとVoff2a電圧が供給される。したがって、ゲート信号線出力回路53aがゲート電圧3値駆動を実施する場合は、VonA電圧、Voff1a電圧、Voff2a電圧が出力される。
【0223】
同様に、ゲート信号線出力回路53bがゲート電圧3値駆動を実施する場合は、VonB電圧、Voff1b電圧、Voff2b電圧が出力される。ゲート信号線出力回路53cがゲート電圧3値駆動を実施する場合は、VonC電圧、Voff1c電圧、Voff2c電圧が出力される。ゲート信号線出力回路53dがゲート電圧3値駆動を実施する場合は、VonD電圧、Voff1d電圧、Voff2d電圧が出力される。
【0224】
他の事項は、図13あるいは他の実施の形態と同様であるので説明を省略する。
【0225】
図16は、本開示の他の実施の形態にかかるゲートドライバICの説明図である。ロジック設定あるいは操作設定を行うSEL端子は、接続端子75aに接続され、ゲート信号線17は接続端子71に接続されている。また、ロジック設定あるいは操作設定を行うUD端子は、接続端子75cに接続されています。Voff電圧は、接続端子75bまたは75aに印加される。
【0226】
COF配線74a、COF配線74c(図示せず)、COF配線74bは連続接続線で構成されている。ロジック設定あるいは操作設定を行うSEL端子の接続端子75aは、ゲート信号線17の接続端子71と、接続端子75a間に接続あるいは配置される。また、ロジック設定あるいは操作設定を行うUD端子の接続端子75cは、ゲート信号線17の接続端子71と、接続端子75b間に接続あるいは配置される。操作端子76にロジック電圧を印加するか、ゲートドライバIC12内で、プルアップまたはプルダウンさせている場合は、操作端子76に電圧などを印加せず、操作端子をオープンにする。
【0227】
図17は、パネル配線91aのパネル配線91a1から入力制御配線261aを分岐させている。分岐した入力制御配線261aには、一例として、ロジック電圧Vccが印加されているとする。また、入力制御配線261aは、操作端子76aと接続されている。
【0228】
パネル配線91aのパネル配線91a2から入力制御配線261bを分岐させている。分岐した入力制御配線261bには、一例として、グランド電圧Vggが印加されているとする。また、入力制御配線261bは、操作端子76bと接続されている。
【0229】
以上の構成から、グランド電圧Vggが印加された操作端子76bは、ロジックレベルがLとされる。ロジック電圧Vccが印加された操作端子76aは、ロジックレベルがHとされる。
【0230】
操作端子76(76a、76b)は、ゲート信号線出力回路53など、ゲートドライバIC12のモード設定、操作設定、動作設定を規定あるいは設定する端子である。操作端子76に印加されたロジックレベル(H、L)により、ゲートドライバIC12の動作が設定される。
【0231】
図17の構成では、入力制御配線261aと入力制御配線261bは、パネル上に形成された配線である。また、入力制御配線261aと入力制御配線261bとは、交差部が発生している。しかし、入力制御配線261aと入力制御配線261bとの交差部は、わずかであるため、パネルの歩留まりを低下させることはない。他の事項は、本開示の他の実施の形態で説明した事項と同様であるので説明を省略する。
【0232】
図18は、ドライバ入力端子73aにVoff2電圧を印加している。ドライバ入力端子73bにVoff1電圧を印加し、ドライバ入力端子73cにVon1電圧を印加している。
【0233】
ドライバ入力端子73cに印加したVon電圧は、ロジック電圧のHとして使用する。ドライバ入力端子73bに印加したVoff電圧は、ロジック電圧のLとして使用する。
【0234】
ドライバ入力端子73cは、内部配線262cに接続されている。また、ドライバ入力端子73bは、内部配線262bに接続されている。内部配線262cは、ロジック電圧(ロジックレベル)Hとなり、ドライバICの端子H4〜H1に出力されている。内部配線262bは、ロジック電圧(ロジックレベル)Lとなり、ゲートドライバIC12の端子L5〜L1に出力されている。端子C8〜C1は操作端子76である。
【0235】
図18のAの接続のように、端子L5と操作端子C8を短絡することにより、操作端子C8にロジックのLレベルが印加される。したがって、ゲート信号線出力回路53dは、操作端子C8のロジックに対応した動作に設定される。
【0236】
同様に、図18のBの接続のように、端子H5と操作端子C7を短絡することにより、操作端子C7にロジックのHレベルが印加される。したがって、ゲート信号線出力回路53cは、操作端子C7のロジックに対応した動作に設定される。
【0237】
また、図18のCの接続のように、端子L5と操作端子C6を短絡することにより、操作端子C6にロジックのLレベルが印加される。したがって、ゲート信号線出力回路53bは、操作端子C6のロジックに対応した動作に設定される。
【0238】
また、図18のDの接続のように、端子L1と操作端子C1を短絡することにより、操作端子C1にロジックのLレベルが印加される。したがって、ゲート信号線出力回路53aは、操作端子C1のロジックに対応した動作に設定される。
【0239】
以上のように、本実施の形態にかかるEL表示装置は、内部配線262(262b、262c)により、操作端子76をロジック設定する構成、方式である。
【0240】
すなわち、図12、図17の実施の形態では、パネル上に入力制御配線261を形成することにより、COF22g上の連続接続線を削減することができる。結果として、ゲートドライバIC12のサイズを小さくすること、COFのサイズを小さくすることができるので、EL表示装置(EL表示パネル)を低コスト化することができる。
【0241】
図8A、図8B、図12で図示するように、ゲートドライバIC12に内部配線262を形成することにより、連続接続線を削減することができる。結果として、COFのサイズを小さくすることはできるので、EL表示装置(EL表示パネル)を低コスト化することができる。
【0242】
図19は、1つのドライバ入力端子73に対して、複数のドライバ入力端子73を配置し、このドライバ入力端子間を、内部配線262で結線した構成である。たとえば、2つのドライバ入力端子Von2の入力端子としてドライバ入力端子73(73b1、73b2)が形成され、ドライバ入力端子73b1とドライバ入力端子73b2との間が、内部配線262で電気的に接続されている。
【0243】
同様に、たとえば、2つのドライバ入力端子Von2の入力端子としてドライバ入力端子73(73a1、73a2)が形成され、ドライバ入力端子73a1とドライバ入力端子73a2との間が、内部配線262で電気的に接続されている。
【0244】
また、複数のドライバ入力端子73a2間は、COF配線74f1で電気的に接続されている。複数のドライバ入力端子73a1間は、COF配線74f2で電気的に接続されている。同様に、複数のドライバ入力端子73b2間は、COF配線74f1で電気的に接続されている。複数のドライバ入力端子73b1間は、COF配線74f2で電気的に接続されている。
【0245】
以上のように構成することにより、ゲートドライバIC12にVon1電圧を供給するCOF配線74a1で、複数のVon1電圧のドライバ入力端子73a1、73a2に電圧を供給できる。また、ゲートドライバIC12にVon2電圧を供給するCOF配線74a2で、複数のVon2電圧のドライバ入力端子73a2、73a1に電圧を供給できる。
【0246】
また、ゲートドライバIC12にVon1電圧を供給するCOF配線74c1で、複数のVon1電圧のドライバ入力端子73b1、73b2に電圧を供給できる。また、ゲートドライバIC12にVon2電圧を供給するCOF配線74b2で、複数のVon2電圧のドライバ入力端子73b1、73b2に電圧を供給できる。
【0247】
以上の実施の形態は、ドライバ入力端子に関して説明したが、本開示はこれに限定されるものではない。たとえば、制御信号線に関しても、図19の実施の形態あるいは技術的思想を適用できることは言うまでもない。
【0248】
以上の実施の形態は、ドライバ入力端子の制御信号に関して説明したが、本開示はこれに限定されるものではない。たとえば、図19で説明した電圧供給線と組み合わせてもよいことは言うまでもない。
【0249】
また、以上の実施の形態は、本開示の他の実施の形態にも適用できることは言うまでもない。また、他の実施の形態と組み合わせることができることも言うまでもない。
【0250】
ゲートドライバIC12の出力端子から、図20Bの出力波形を出力することができる。出力電圧は、オフ電圧(Voff1、Voff2)、オン電圧(Von)の3つの電圧である。3つの電圧を出力するので、ゲート電圧3値駆動と呼ぶ。または、ゲートオーバードライブ駆動と呼ぶ。
【0251】
また、図20Aのように、オフ電圧(Voff1)、オン電圧(Von)の2つの電圧で駆動する駆動方法を、ゲート電圧通常駆動あるいは、ゲート電圧2値駆動と呼ぶ。
【0252】
ゲート電圧2値駆動(図20A)とゲート電圧3値駆動(図20B)とは、SEL端子に印加するロジック電圧で決定する。
【0253】
Von電圧は、画素16のトランジスタ11をオンさせる電圧である。Voff1、Voff2電圧は画素16のトランジスタ11をオフさせる電圧である。具体的には、Von電圧は、15(V)以上30(V)以下である。Voff2電圧は、−15(V)以上−8(V)以下である。Voff1電圧は、−8(V)以上−3(V)以下である。
【0254】
図21はゲート電圧3値駆動の説明図である。オン電圧(Von)を出力する期間Taは、nH期間(nは1以上の整数、Hは水平走査期間または1画素行の選択期間)である。Voff2電圧を印加する期間Tbは、1H期間である。また、1F(Fはフレーム期間あるいはフィールド期間)=Ta+Tb+Tcである。
【0255】
なお、図21、図22Aおよび図22B、図20Aおよび図20Bにおいて、本開示のゲート電圧2値駆動、ゲート電圧3値駆動は、トランジスタ11はnチャンネルトランジスタを想定して記載している。トランジスタ11がpチャンネルの場合は、信号波形は極性が反転させる。
【0256】
図22A、図22Bは、オン電圧Vonの説明図であり、ゲート電圧2値駆動を例示している。
【0257】
図22Aに図示するように、ゲート信号線出力回路53aのオン電圧VonAは、COF外部の電圧回路E1で設定される。電圧回路E1は、スイッチング電源回路、レギュレータ回路などが該当する。電圧回路E1は、ゲート信号線出力回路53aのVon電圧を出力する。ゲート信号線出力回路53bのオン電圧VonBは、COF外部の電圧回路E2で設定される。電圧回路E2は、スイッチング電源回路、レギュレータ回路などが該当する。電圧回路E2は、ゲート信号線出力回路53bのVon電圧を出力する。Von端子は、少なくも、ゲートドライバIC12に2カ所以上形成あるいは配置されている。
【0258】
図22Bに図示するように、Von電圧の大きさを設定することにより、ゲート信号線17に印加する電圧振幅を可変することができる。図22Bの上段の図はオン電圧がVon1としており、下段の図はオン電圧がVon2としている。Von1<Von2となる。これらの電圧設定は、各ゲート信号線出力回路53(53a、53b)で行うことができる。なお、Von電圧の印加時間は、nH(nは1以上の整数)とし、nはコントローラ(図示せず)により可変できるように構成されている。
【0259】
なお、Von電圧と同様に、Voff1、Voff2電圧も電圧Vonも、各ゲート信号線出力回路53(53a、53b)で可変または調整あるいは設定できるように構成されている。また、これらの構成は、図22A、図22Bと同様であるので、説明を省略する。
【0260】
なお、図22A、図22B、図20Aおよび図20Bにおいて、各ゲート信号線出力回路53(53a、53b)で、電圧Von、Voff1、Voff2が可変または調整あるいは設定できるとしたが、本開示はこれに限定するものではない。たとえば、複数あるゲート信号線出力回路53(53a、53b)のうち、任意の1つまたは複数の電圧Vonを可変または調整あるいは設定できるとしてもよい。また、Voff1、Voff2のいずれかを可変または調整あるいは設定できるとしてもよい。
【0261】
図21はゲート電圧3値駆動の説明図である。シフトレジスタ51が選択した画素行にVon電圧が1水平走査(1H)期間(期間Ta:画素行選択期間)あるいはそれ以上の期間、印加される。Voff2電圧の印加期間Tbは、1H期間である。期間TcはVoff1電圧が印加され、期間Ta、期間Tb以外の期間は、Voff1電圧が印加され保持される。
【0262】
Von電圧の印加期間Taは、nH期間(nは1以上の整数)であり、Clk信号に同期する。図21のゲート電圧3値駆動は、図49のゲート信号線17a、図48に示したゲート信号線17a、後述する図44のゲート信号線17aに対して実施される。つまり、映像信号を画素16に書き込むトランジスタ11が接続されたゲート信号線17に対してゲート電圧3値駆動が実施される。
【0263】
Voff2電圧が1H期間(期間Tb)印加されるのは、映像信号を印加するために選択された画素に対して、映像信号を書込み後、高速に非選択(オフ)にするためである。また、Voff1電圧で保持する(期間TC)のは、トランジスタ11のゲート端子に深い電圧(Voff2)が印加され、Vtシフトなどトランジスタ特性が変化することを抑制するためである。
【0264】
なお、ゲート電圧2値駆動では、上記した図20Aに図示したように、Von電圧から、Voff1電圧に変化する期間がt1と長時間を必要とする。t1が長いと、この期間に画素に書き込んだ映像信号がリークし、また、上下に隣接した画素間でクロストークなどが発生する。
【0265】
ゲート電圧3値駆動を実施すると、図20Bに図示したように、Von電圧から、Voff1電圧に変化する期間がt2と非常に短時間となる。したがって、画素に書き込んだ映像信号がリークし、また、上下に隣接した画素間でクロストークなどが発生することがない。
【0266】
Von電圧の印加期間後、1H期間の間あるいは1Hより短い期間の間(期間Tb)、Voff2電圧が印加される。Voff2電圧の印加期間後、前記選択した画素行に対応するゲート信号線17にVoff1電圧が印加され、前記ゲート信号線は、次のフレーム期間にVon電圧が印加されるまで期間(期間Tc)、Voff1電圧に保持される。
【0267】
ゲート電圧2値駆動(ゲート電圧通常駆動)の場合は、図21に図示した期間Tbがなく、選択した画素行に、Voff2電圧が印加されることはない。したがって、シフトレジスタが選択した期間(期間Ta)に、Von電圧が印加され、他の期間(期間Tc)には、Voff1電圧が印加され、ゲート信号線17にオフ電圧が印加され、前記ゲート信号線に接続されているトランジスタはオフ状態に保持される。
【0268】
Von電圧の印加期間後、1H期間の間あるいは1Hより短い期間の間、Voff2電圧が印加される。Voff2電圧の印加期間後、前記選択した画素行に対応するゲート信号線17にVoff1電圧が印加され、前記ゲート信号線は、次のフレーム期間にVon電圧が印加されるまで、Voff1電圧に保持される。
【0269】
なお、ゲート電圧2値駆動とゲート電圧3値駆動は、SEL(SEL1、SEL2)端子に印加するロジック信号により、設定される。図20A、図20Bに図示したように、SEL(SEL1、SEL2)端子に印加されるロジック電圧が”L”の場合は、ゲート信号線出力回路53は、ゲート電圧2値駆動モードに設定される。SEL(SEL1、SEL2)端子に印加されるロジック電圧が”H”の場合は、ゲート信号線出力回路53は、ゲート電圧3値駆動モードに設定される。
【0270】
図21に図示したように、期間Ta(映像信号を画素行に書き込む期間)後の期間TbにVoff2電圧を印加することにより、図20Bに図示したように、Von電圧印加状態から、トランジスタ11がオフ状態になるVoff1電圧レベルまでの期間がt2と短くなる。ゲート電圧2値駆動では、図20Aに図示したように、Von電圧から、Voff1電圧レベルまでに変化する時間がt1と長時間を必要とする。
【0271】
ゲート電圧2値駆動でのt1期間は、該当ゲート信号線17(17a、17b)に接続されたトランジスタは完全なオフ状態でないため、画素16に書き込んだ映像信号などがリークする。一方、図20Bのゲート電圧3値駆動では、Voff2電圧を印加するため、Von電圧から、Voff1電圧レベルまでに移行する時間が、t2と短く、画素16に書き込んだ映像信号などがリークすることがない。したがって、クロストーク、信号リークなどが発生せず、良好な表示画像を実現できる。
【0272】
なお、前述した図9の実施の形態では、SEL1端子を”H”ロジックとすることにより、ゲート信号線出力回路53aをゲート電圧3値駆動に設定できる。SEL2端子を”H”ロジックとすることにより、ゲート信号線出力回路53bをゲート電圧3値駆動に設定できる。以上のように、本開示では、SEL端子により、各ゲート信号線に対応するゲート信号線出力回路53を独立にあるいは個別に、ゲート電圧2値駆動とゲート電圧3値駆動とを切り替えることができる。
【0273】
SEL1端子を”H”ロジックとすることにより、ゲート信号線出力回路53aをゲート電圧3値駆動に設定でき、SEL2端子を”H”ロジックとすることにより、ゲート信号線出力回路53bをゲート電圧3値駆動に設定できる。また、SEL31端子を”H”ロジックとすることにより、ゲート信号線出力回路53cをゲート電圧3値駆動に設定でき、SEL4端子を”H”ロジックとすることにより、ゲート信号線出力回路53dをゲート電圧3値駆動に設定できる。
【0274】
なお、前述した図15において、SEL端子を2端子(SEL1、SEL2)とし、この2端子に印加されたロジック信号をデコードし、4つのゲート信号線出力回路53(53a、53b、53c、53d)から1つのゲート信号線出力回路53(53a、53b、53c、53d)を選択するように構成してよい。ゲート電圧3値駆動を実施するのは、映像信号を画素16に書き込むトランジスタが接続されたゲート信号線であり、前記ゲート信号線は、画素に複数のゲート信号線が形成または配置されていても1つのゲート信号線17(17a、17b)だけだからである。つまり、ゲートドライバIC12内に、複数のゲート信号線駆動回路が形成されていても、そのうちの1つをゲート電圧3値駆動に設定でき、他のゲート信号線駆動回路はゲート電圧2値駆動であればよいからである。
【0275】
たとえば、1つのゲートドライバIC12に8つのゲート信号線駆動回路が配置または形成されている場合、SEL端子を3本とし、3ビットで8個のゲート信号線駆動回路のうち、1つを選択するデコーダ(3−8デコーダ)を構成すればよい。
【0276】
以上のように、本開示では、SEL端子により、各ゲート信号線に対応するゲート信号線出力回路53を独立にあるいは個別に、ゲート電圧2値駆動とゲート電圧3値駆動とを切り替えることができる。
【0277】
本開示は、映像信号を書き込むトランジスタが接続されたゲート信号線17を両側駆動(表示画面25の左右に配置された2つのゲートドライバIC12で駆動する)を行う。他の高速スルーレートが必要でないゲート信号線は、片側駆動(表示画面25の左右のいずれかのゲートドライバIC12で駆動する)を行う。
【0278】
なお、本開示の実施の形態において、両側駆動とは、表示画面25の左右に配置された2つのゲートドライバIC12(12a、12b)で駆動するとしたが、これに限定するものではない。両側駆動とは、1つのゲートドライバIC12(12a、12b)で駆動するものであれば該当する。たとえば、ゲート信号線17の片側に2つのゲートドライバIC12(12a、12b)を接続または配置し、駆動する方式も該当する。
【0279】
つまり、両側駆動とは、1つのゲート信号線17aを複数のゲートドライバIC12(12a、12b)で駆動する方式である。また、ゲート信号線17aは、ゲートドライバIC12(12a、12b)で駆動するとして説明をするが、これに限定するものではない。たとえば、TAOS、高温あるいは低温ポリシリコン技術でパネル基板31に直接にゲートドライバ回路(図示せず)を形成または配置し、このゲートドライバ回路でゲート信号線17を駆動する構成も該当する。
【0280】
したがって、1つのゲート信号線17の両側にゲートドライバ回路を接続する構成も本開示の範疇である。また、1つのゲート信号線17の片側にゲートドライバIC12を接続し、他の端にゲートドライバ回路を接続した構成も本開示の範疇である。また、1つのゲート信号線17の片側に、2つのゲートドライバ回路を接続した構成も本開示の範疇である。
【0281】
本開示は、主として、画素16に映像信号電圧を印加する方式(プログラム電圧方式)を例示して説明する。しかし、本開示は、これに限定するものではない。画素16に映像信号電流を印加する方式(プログラム電流方式)であってもよい。また、PWM駆動のように、画素16を点滅あるいはデジタル的に点灯させて表示するデジタル駆動方式であってもよい。また、他の駆動方式であってもよい。発光面積で発光強度を表現する発光面積可変駆動であってもよい。
【0282】
一例として、PWM駆動とは、所定の電圧値をスイッチ用トランジスタ11bで画素16に印加し、階調に対応するビット数を、スイッチ用トランジスタ11dをオンオフさせて、階調表示する方式が例示される。
【0283】
また、スイッチ用トランジスタ11dをオンオフ制御し、表示画面25に帯状の黒表示(非表示)を発生させ、表示画面25に流れる電流量を制御する。
【0284】
図23は本開示のEL表示装置の駆動方法の説明図である。本開示において、ゲートドライバIC12aとゲートドライバIC12bとは、同一仕様のゲートドライバICである。ゲートドライバIC12aとゲートドライバIC12bとは、画面の中心軸に対して線対称の配置されている。また、ゲートドライバIC12aとゲートドライバIC12bのUD端子(走査方向を設定する端子 図示せず)のロジックは異なる。つまり、ゲートドライバIC12aは、A方向に走査されるようにUD端子が設定され、ゲートドライバIC12bは、B方向に走査されるようにUD端子が設定される。
【0285】
ゲートドライバIC12(12a、12b)には、2つのゲート信号線出力回路53(53a、53b)が配置または形成されている。ゲート信号線出力回路53のA1、A2、A3、・・・・、B1、B2、B3、・・・・・・は、シフト端子(Clk端子)のクロックにより、データをシフトする単位(ブロック141と呼ぶ)を示している。
【0286】
ゲートドライバIC12aのゲート信号線出力回路53aは、ゲート信号線17aを駆動する。ゲートドライバIC12aのゲート信号線出力回路53bは、ゲート信号線17bを駆動する。
【0287】
ゲート信号線出力回路53aは、ブロックA1、B1が画素16aを駆動(制御)し、ブロックA2、B2が画素16bを駆動(制御)し、ブロックA3、B3が画素16cを駆動(制御)する。以下同様である。つまり、ゲートドライバIC12aは、1クロック(Clk)入力で、1画素行ずつ、画素行の選択位置が移動する。
【0288】
ゲート信号線出力回路53bは、ブロックA1が画素16aを駆動(制御)し、ブロックB2が画素16bを駆動(制御)し、ブロックA2が画素16cを駆動(制御)し、ブロックB2が画素16dを駆動(制御)する。以下同様である。つまり、ゲートドライバIC12bは、1クロック入力で、2画素行ずつ、選択位置が移動する。
【0289】
したがって、ゲートドライバIC12aと、ゲートドライバIC12bとが同期して1画素行を選択させるには、ゲートドライバIC12bのクロック速度は、ゲートドライバIC12aのクロック速度の1/2で動作させる必要がある。
【0290】
各画素行のゲート信号線17aは、ゲートドライバIC12aのゲート信号線出力回路53aに接続される。また、奇数番目の画素行のゲート信号線17aは、ゲート信号線出力回路53bのゲート信号線出力回路53aに接続され、偶数番目の画素行のゲート信号線17aは、ゲート信号線出力回路53bのゲート信号線出力回路53bに接続されている。各画素行のゲート信号線17bは、ゲートドライバIC12aのゲート信号線出力回路53bに接続される。
【0291】
以上の接続により、各画素行のゲート信号線17aは、ゲートドライバIC12aのゲート信号線出力回路53aとゲートドライバIC12bのゲート信号線出力回路53aおよびゲート信号線出力回路53bにより両側駆動が実施される。したがって、映像信号を画素に印加するスイッチ用トランジスタ11bが接続されたゲート信号線17aを高スルーレートで駆動することができる。
【0292】
ゲート信号線17bは、ゲートドライバIC12aのゲート信号線出力回路53bのみで駆動される。しかし、スイッチ用トランジスタ11dは、高速なオンオフ動作を必要としない。したがって、ゲートドライバIC12aのゲート信号線出力回路53bのみによる片側駆動で実用上、十分な特性を実現することができる。
【0293】
ゲートドライバIC12aは、ゲート信号線17aおよびゲート信号線17bを駆動する。ゲートドライバIC12bは、ゲート信号線17aのみを駆動する。ゲートドライバIC12aとゲートドライバIC12bとは、基本的に同一の構成である。したがって、表示画面25に右側に配置または接続されたゲートドライバIC12bの使用個数は、表示画面25に左側に配置または接続されたゲートドライバIC12aに比較して、1/2の個数でよい。そのため、従来のEL表示装置に比較して、ゲートドライバIC12(12a、12b)の使用個数を削減できるため、低コスト化を実現できる。
【0294】
たとえば、図24に図示するように、本開示のEL表示装置(EL表示パネル)では、表示画面25の左端に配置されるゲートドライバIC12aは、4個であるのに対し、表示画面25の右に配置されるゲートドライバIC12bは、4個の1/2である2個である。
【0295】
図25は、図24のゲート信号線17(17a、17b)の結線あるいは接続状態を図示している。図25において、ゲートドライバIC12bは、ゲート信号線17aに接続されている。ゲートドライバIC12a(12a1、12a2)は、ゲート信号線17aおよびゲート信号線17bに接続されている。ゲート信号線17aおよびゲート信号線17bには、オン電圧およびオフ電圧が印加される。
【0296】
ゲートドライバIC12aとゲート信号線17bとは、制御信号線などの接続状態は異なる(図26など)が、基本的に同一の仕様のICである。ゲートドライバIC12bは、両側駆動が必要なゲート信号線17aを駆動する。ゲートドライバIC12a(12a1、12a2)は、画素に接続されている、すべてのゲート信号線17(17a、17b)を駆動する。あるいは、両側駆動が必要なゲート信号線17(17a、17b)と片側駆動のゲート信号線17aの両方を駆動する。
【0297】
ゲートドライバIC12bに形成または配置されている複数のゲート信号線出力回路53(53a、53b)は、異なる画素行のゲート信号線17(17a、17b)を駆動する。たとえば、図23の1画素2ゲート信号線17(17a、17b)の構成では、ゲートドライバIC12bのゲート信号線出力回路53aは、奇数画素行のゲート信号線17aを駆動し、ゲート信号線出力回路53bは、偶数画素行のゲート信号線17aを駆動する。図26のように、1画素4ゲート信号線の構成で、そのうち2本のゲート信号線17(17a、17b)が両側駆動で、他の2本のゲート信号線17(17a、17b)が片側駆動の場合、図26に図示するように、ゲート信号線出力回路53aと53bが奇数画素行のゲート信号線17(17a、17b)を駆動し、ゲート信号線出力回路53cと53dが偶数画素行のゲート信号線17(17c、17d)を駆動する。ゲートドライバIC12aの4つのゲート信号線出力回路53(53a、53b、53c、53d)は、4本のゲート信号線17(17a、17b、17c、17d)を奇数、偶数画素行の順に順次駆動する。
【0298】
図26は、本開示のEL表示装置の説明図である。図26では、制御端子などを記載している。なお、本開示の図面において、説明に不要な個所は省略している。なお、図26の実施の形態では、ゲート信号線出力回路53(53a、53b)の出力側に出力バッファ52を配置している。
【0299】
図26において、Dat端子(DatA1、DatA2、DatB1、DatB2)は、シフトレジスタ51(51a、51b)のデータ入力端子である。Dat端子をデータ“H”とすることにより、クロック(Clk)端子に印加されたクロックにより、シフトレジスタ51(51a、51b)にオンデータが入力される。Dat端子をデータ“L”とすることにより、クロック(Clk)端子に印加されたクロックにより、シフトレジスタ51(51a、51b)にオフデータが入力される。シフトレジスタ51(51a、51b)のブロック141にオンデータが保持されていると、該当するゲート信号線17にオン電圧が印加または出力あるいはオン電圧に保持される。シフトレジスタ51(51a、51b)のブロック141にオフデータが保持されていると、該当するゲート信号線17(17a、17b、17c、17d)にオフ電圧が印加または出力あるいはオフ電圧に保持される。
【0300】
シフトレジスタ51(51a、51b)に保持あるいはラッチされているオンデータあるいはオフデータは、クロック(Clk)端子に印加されたクロック信号により、順次、ブロック141のデータ保持状態がシフトされる。なお、シフト方向は、UD端子(図示せず)に印加されたロジック信号により、変更される。
【0301】
Enb端子は、イネーブル信号の制御端子である。Enb端子をデータ“H”とすることにより、シフトレジスタ51に保持あるいはラッチされているオンデータあるいはオフデータに対応して、ゲート信号線17にオン電圧またはオフ電圧が出力される。
【0302】
Enb端子をデータ“L”とすることにより、シフトレジスタ51に保持あるいはラッチされているオンデータあるいはオフデータによらず、ゲート信号線17は、オフ電圧が出力あるいはオフ電圧に保持される。
【0303】
図26において、ゲートドライバIC12aのゲート信号線出力回路53aとゲート信号線出力回路53bのClkA(クロック)端子、UDA(アップダウン)端子、EnA(イネーブル)端子は共通である。ゲートドライバIC12aのゲート信号線出力回路53aとゲート信号線出力回路53bとのDat(データ)端子(DatA1、DatA2)は独立である。なお、EnbA1端子は、ゲート信号線17aをオフ状態に制御する端子であるため、EnbA2端子は、ゲート信号線17bをオフ状態に制御する端子であるため、図面では分離している。
【0304】
なお、図26などの本開示の図面などにおいて、ゲートドライバIC12aのゲート信号線出力回路53bにはクロック端子(ClkA)を図示していないが、ゲートドライバICとしては、端子を有している。また、ゲートドライバIC12(12a、12b)は、ICとして説明をするが、これに限定するものではない。ポリシリコンなどでガラス基板に直接に形成したゲートドライバ回路であってもよいことは言うまでもない。
【0305】
図26において、ゲートドライバIC12bのゲート信号線出力回路53aとゲート信号線出力回路53bのUDB(アップダウン)端子は共通である。ゲートドライバIC12bのゲート信号線出力回路53aとゲート信号線出力回路53bとのDat(データ)端子(DatB1、DatB2)、Enb(イネーブル)端子(EnbB1、EnbB2)は、Clk(クロック)端子(ClkB1、ClkB2)とは独立である。
【0306】
図27は、ゲートドライバIC12aを詳細に図示した図面である。ゲートドライバIC12bもゲートドライバIC12aと同様である。
【0307】
ゲートドライバIC12aは、切り替え回路161を有している。切り替え回路161は、図21、図20Bのゲート電圧3値駆動、図22B、図20Aのゲート電圧2値駆動を実現するためのスイッチ回路である。
【0308】
切り替え回路161は、Voff1電圧、Voff2電圧、Von電圧のうち、1つの電圧を選択し、ゲート信号線17に出力する機能を有する。
【0309】
図28に図示するように、切り替え回路161(161a、161b)のa端子にVoff2電圧が印加され、b端子にVoff1電圧が印加され、c端子にVon電圧が印加されている。d端子(2ビット)に印加されたロジック信号により、Voff2、Voff1、Von電圧のいずれかが選択される。d端子のロジック信号は、シフトレジスタ51(51a、51b)に保持されたデータ(Dat)に基づく。
【0310】
切り替え回路161が、Von電圧→Voff2電圧→Voff1電圧と、出力を切り替えることにより、図20Bに図示するゲート電圧3値駆動が実現される。切り替え回路161(161a、161b)が、Von電圧→Voff1電圧と、出力を切り替えることにより、図20Aに図示するゲート電圧2値駆動が実現される。
【0311】
また、図29に図示するように、ドライバ入力端子73aに、オン電圧が印加される。ドライバ入力端子73aは、ゲートドライバIC12(12a、12b)内に複数形成または構成されているゲート信号線出力回路53あるいは出力バッファ52で、異なるVon電圧を印加できるように構成されている。なお、切り替え回路161(161a、161b)については、図28などで説明しているので説明を省略する。
【0312】
ゲート電圧2値駆動とゲート電圧3値駆動の選択あるいは設定は、図12などに図示したように、SEL端子に印加するロジック信号で行う。SEL端子は、各ゲート信号線出力回路53に設けられている。SEL端子は、ゲートドライバIC12(12a、12b)の内部回路でプルダウン状態に設定されており、デフォルト(プリダウン状態)では、ゲート電圧2値駆動に設定されている。ゲート電圧2値駆動の方が、ゲート電圧3値駆動よりも出力電圧が低く、ゲートドライバIC12(12a、12b)を破壊するなどのリスクが低減するからである。SEL端子に、Hロジック電圧を印加することにより、ゲート信号線出力回路53は、ゲート電圧3値駆動のモードに設定される。
【0313】
Von電圧、Voff1電圧、Voff2電圧は、ゲートドライバIC12(12a、12b)の外部端子により入力される。また、図12では、Voff1、Voff2電圧は、ゲート信号線出力回路53に共通のように図示したが、本開示はこれに限定するものではない。たとえば、各ゲート信号線出力回路53で個別のVoff1、Voff2電圧を印加できるように端子を配置してもよい。以上のことは、Von端子についても同様である。
【0314】
ゲートドライバIC12(12a、12b)は、表示パネルに複数個が実装される。Von電圧、Voff1電圧、Voff2電圧は、前記複数個のゲートドライバIC12(12a、12b)に共通に印加される。
【0315】
画素回路の構成に依存して、各ゲート信号線17に適正な、Von電圧、Voff1電圧が異なる。また、Voff2電圧の必要度も異なる。したがって、Von電圧、Voff1電圧、Voff2電圧は、ゲート信号線17の種類に応じて、電圧値を個別に設定できるように構成することが好ましい。
【0316】
たとえば、図5の画素回路を例示すれば、ゲート信号線17a、ゲート信号線17c、ゲート信号線17dと、ゲート信号線17bとは、適正なVon電圧を異ならせることが好ましい。通常、ゲート信号線17bに適正なVon電圧は、他のゲート信号線17よりも高い。スイッチ用トランジスタ11dに印加するVon電圧を高くして、スイッチ用トランジスタ11dのオン抵抗を低下させるためである。また、ゲート信号線17a、ゲート信号線17c、ゲート信号線17dと、ゲート信号線17bとは、適正なVoff1電圧を異ならせることが好ましい。
【0317】
通常、ゲート信号線17bに適正なVoff1電圧は、他のゲート信号線17よりも高い。スイッチ用トランジスタ11dに印加するVoff1電圧を高くして、スイッチ用トランジスタ11dに印加される電圧の絶対値(Von−Voff1)を小さくするためである。
【0318】
また、スイッチ用トランジスタ11bはゲート電圧3値駆動を実施するが、他のスイッチ用トランジスタ11d、11c、11eはゲート電圧2値駆動を実施する。したがって、ゲート信号線17aはVoff2電圧を必要とするが、他のゲート信号線は、不要である。そのため、ゲートドライバIC12は、図15に図示するように、各ゲート信号線出力回路53は、独立して、Von電圧、Voff1電圧、Voff2電圧を印加できるように構成し、また、各ゲート信号線出力回路53は、SEL端子により、独立してゲート電圧3値駆動とゲート電圧2値駆動を設定できるように構成することが好ましい。
【0319】
なお、Voff2電圧は、各ゲート信号線出力回路53で共通にしてもよい。Voff2電圧を必要とするゲート信号線17は、映像信号を印加するトランジスタ11に特定される場合が多いからである。
【0320】
なお、複数のゲート信号線出力回路53で、Voff1電圧、Voff2電圧を共通にし、Von電圧を独立にする構成も例示される。また、複数のゲート信号線出力回路53で、Von電圧、Voff2電圧を共通にし、Voff1電圧を独立にする構成も例示される。
【0321】
図30A、図30Bは、本開示のEL表示装置(EL表示パネル)の駆動方法の説明図である。なお、理解を容易にするため、画素16は、ゲート信号線17a、ゲート信号線17bの2本であり、ゲート信号線17aは、映像信号を印加するスイッチ用トランジスタ11が接続されており、両側駆動を実施すると仮定し、ゲート信号線17bは片側駆動を実施するとして説明をする。また、ゲート信号線出力回路53に設けられた端子(Dat、Enbなど)の接続状態、結線状態は、一例である。また、以下の説明において、各端子は、ゲートドライバIC12(12a、12b)に設けられた外部端子として説明するが、これに限定するものではない。たとえば、ゲートドライバIC12(12a、12b)のIC内部で結線、接続したものであってもよい。
【0322】
図30A、図30Bにおいて、ゲートドライバIC12aは、ゲート信号線17a、17bを駆動する。ゲートドライバIC12bは、ゲート信号線17aを駆動する。
【0323】
なお、各図において、○印は、ブロック141にデータが保持され、○印のブロックが担当するゲート信号線17aにオン電圧(Von電圧)が出力されていることを示す。無印のブロック141が担当するゲート信号線17(17a、17b)には、オフ電圧(Voff1電圧、または、Voff2電圧)が出力されているとして説明する。ただし、Enb端子をHの場合は、○印のブロックから、オン電圧が出力されるが、Enb端子がLの場合は、○印のブロックであっても、ゲート信号線17(17a、17b)への出力電圧は、オフ電圧となる。
【0324】
図30A、図30Bにおいて、ゲートドライバIC12aのクロック(Clk)端子は、ゲート信号線出力回路53aと53bと共通である。ゲートドライバIC12bのゲート信号線出力回路53aは、ClkB1であり、ゲートドライバIC12bのゲート信号線出力回路53bは、ClkB2である。つまり、ゲートドライバIC12bのゲート信号線出力回路53aとゲート信号線出力回路53bとは、別クロックで動作する。または、ゲート信号線出力回路53aとゲート信号線出力回路53bに、同一のクロックを入力し、ゲート信号線出力回路53bまたは、ゲートドライバIC12b内で、入力されたクロックを所定値に分周する。以上の事項は、本明細書の他に実施の形態にも適用できることは言うまでもない。
【0325】
図30A、図30Bなどにおいて、ゲートドライバIC12aのゲート信号線出力回路53bに関しては動作を省略する。理解を容易にするためである。つまり、図30A、図30Bなどにおいて、ゲート信号線17aにオン電圧を印加すること、オン電圧位置をシフトすることを中心として説明をする。また、ゲートドライバIC12aのゲート信号線出力回路53aと、ゲートドライバIC12bのゲート信号線出力回路53aおよびゲート信号線出力回路53bの動作、制御、駆動方法、構成を中心として説明をする。
【0326】
ゲートドライバIC12aのゲート信号線出力回路53bに関しては動作などの説明は省略する。ゲート信号線出力回路53bの動作あるいは駆動方式は、ゲートドライバIC12aのゲート信号線出力回路53aと同一あるいは類似であるからである。ゲートドライバIC12aのゲート信号線出力回路53aがゲート信号線17aを選択あるいはオン電圧位置を制御する方式と、ゲートドライバIC12aのゲート信号線出力回路53bがゲート信号線17bを選択あるいはオン電圧位置を制御する方式とは同一あるいは類似の動作であるからである。
【0327】
図30A、図30Bなどにおいて、Clk端子に印加された電圧レベルあるいは信号エッジでデータ(○印)位置は、ブロック141を移動するあるいは、Clk端子に印加されたロジックレベルが、ブロック141に入力される。
【0328】
なお、理解を容易にするため、あるいは、図面の記載の煩雑を抑制するため、Clk端子によるデータのラッチ、シフトに関する記載あるいは記述、説明は省略する。
【0329】
図30A、図30Bにおいて、Dat端子の“H”とは、ゲート信号線17にオン電圧を出力するデータを設定あるいは入力する状態あるいは入力した状態を示す。Dat端子の“L”とは、ゲート信号線17にオフ電圧を出力するデータを設定あるいは入力する状態あるいは入力した状態を示す。Enb端子の“H”とは、ブロック141の設定状態(○印はゲート信号線17にオン電圧を出力する。無印はゲート信号線17にオフ電圧を出力する)に基づき、各ゲート信号線17にオン電圧またはオフ電圧を出力した状態あるいは出力する状態を示す。Enb端子の“L”とは、ブロック141の設定状態(○印はゲート信号線17にオン電圧を出力する。無印はゲート信号線17にオフ電圧を出力する)によらず、各ゲート信号線17にオフ電圧を出力した状態あるいは出力する状態を示す。
【0330】
図30A、図30Bにおいて、ゲートドライバIC12aのゲート信号線出力回路53aには、DatA1端子、EnbA1端子が接続され、ClkA端子は、ゲート信号線出力回路53bと共通接続されている。ゲート信号線出力回路53bには、DatA2端子、EnbA2端子が接続されている。また、ゲートドライバIC12bのゲート信号線出力回路53aには、DatB1端子、EnbB1端子、ClkB1端子が接続され、ゲートドライバIC12bのゲート信号線出力回路53bには、DatB2端子、EnbB2端子、ClkB2端子が接続されている。
【0331】
図30Aでは、ゲートドライバIC12aのDatA1端子“H”、EnbA1端子“H”、DatA2端子“L”、EnbA2端子“L”に設定される。
【0332】
なお、ゲートドライバIC12aのDatA2端子を“L”、EnbA2端子を“L”としているが、理解を容易にするため、ゲート信号線17bの制御に関する動作の説明をしていない理由による。実際の本開示のEL表示装置(EL表示パネル)の駆動方法ではゲートドライバIC12aのゲート信号線17bのオンオフ制御を行うため、をDatA2端子も“H”または“L”、EnbA2端子も“H”または“L”に設定することは言うまでもない。
【0333】
図30Aにおいて、ゲートドライバIC12aのDatA1端子“H”、EnbA1端子“H”、DatA2端子“L”、EnbA2端子“L”に設定されている。ClkAの入力により、ゲートドライバIC12aのゲート信号線出力回路53aのブロック141(A1)にオンデータ(○印)が入力される。ゲートドライバIC12aのゲート信号線出力回路53aのEnbA1端子は、“H”であるため、画素16aのゲート信号線17aにはオン電圧が出力される。したがって、ソース信号線(図示せず)に印加された映像信号が、画素16aに印加される。
【0334】
同様に、ゲートドライバIC12bのDatB1端子“H”、EnbB1端子“H”に設定されているため、ClkB1の入力により、ゲートドライバIC12bのゲート信号線出力回路53aのブロック141(A1)にオンデータ(○印)が入力される。ゲートドライバIC12bのゲート信号線出力回路53aのEnbB1端子は、“H”であるため、画素16aのゲート信号線17aにはオン電圧が出力される。
【0335】
以上の設定あるいは制御状態から、画素16aのゲート信号線17aは、ゲートドライバIC12aのゲート信号線出力回路53aと、ゲートドライバIC12bのゲート信号線出力回路53aとで、両側駆動が実施される。
【0336】
ゲートドライバIC12bのDatB2端子“L”、EnbB2端子“L”に設定されているため、ClkB2の入力により、ゲートドライバIC12bのゲート信号線出力回路53bのブロック141(B1)にオフデータ(無印)が入力される。また、ゲートドライバIC12bのゲート信号線出力回路53bのEnbB2端子は、“L”であるため、画素16bのゲート信号線17aにはオフ電圧が出力される。なお、この場合は、ゲートドライバIC12bのゲート信号線出力回路53bのEnbB2端子を“H”としても、ゲートドライバIC12bのゲート信号線出力回路53bのブロック141(B1)にオフデータ(無印)であるため、画素16bのゲート信号線17aにはオフ電圧が出力される。
【0337】
つまり、ゲートドライバIC12bがゲート信号線17aに出力する電圧(オン電圧、オフ電圧)は、ブロック141にラッチあるいは保持されているデータにより制御することもできる。また、Enb端子のロジック設定によっても実現することができる。したがって、本開示のEL表示装置(EL表示パネル)の駆動方法では、上記のいずれの方法で実現してもよいことは言うまでもない。
【0338】
以上の動作あるいは制御により、図30Aでは、画素16aのゲート信号線17aは両側駆動が実現され、他の画素のゲート信号線17aは、オフ電圧が印加される。なお、必要に応じて、ゲート信号線17bは、ゲートドライバIC12aのゲート信号線出力回路53bにより、オンオフ電圧を印加すればよいことは言うまでもない。
【0339】
図30Bにおいて、ゲートドライバIC12aのDatA1端子“L”、EnbA1端子“H”、DatA2端子“L”、EnbA2端子“L”に設定されている。ClkAの入力により、ゲートドライバIC12aのゲート信号線出力回路53aのブロック141(A1)にオフデータ(無印)が入力される。また、ブロックA1のオンデータ(○印)が、ブロックA2に転送される(シフトされる)。
【0340】
ゲートドライバIC12aのゲート信号線出力回路53aのEnbA1端子は、“H”であるため、画素16aのゲート信号線17aにはオフ電圧が出力され、画素16bのゲート信号線17aにはオン電圧が出力される。したがって、ソース信号線(図示せず)に印加された映像信号が、画素16bに印加される。また、先に画素16aに印加された映像信号は、保持される。
【0341】
同様に、ゲートドライバIC12bのDatB2端子“H”、EnbB2端子“H”に設定されているため、ClkB2の入力により、ゲートドライバIC12bのゲート信号線出力回路53bのブロック141(B1)にオンデータ(○印)が入力される。ゲートドライバIC12bのゲート信号線出力回路53bのEnbB2端子は、“H”であるため、画素16bのゲート信号線17aにはオン電圧が出力される。
【0342】
以上の設定あるいは制御状態から、画素16bのゲート信号線17aは、ゲートドライバIC12aのゲート信号線出力回路53aと、ゲートドライバIC12bのゲート信号線出力回路53bとで、両側駆動が実施される。
【0343】
なお、図30BではゲートドライバIC12bのClkB1には、クロックが入力されない。したがって、ゲートドライバIC12bのゲート信号線出力回路53aのブロックA1の保持されたデータは、ブロックA2には転送されない。また、EnbB1は“L”であるため、画素16aのゲート信号線17aには、オフ電圧が印加される。
【0344】
以上の動作あるいは制御により、図30Bでは、画素16bのゲート信号線17aは両側駆動が実現され、他の画素16(16c、16d、・・・16n)のゲート信号線17aは、オフ電圧が印加される。なお、必要に応じて、ゲート信号線17bは、ゲートドライバIC12aのゲート信号線出力回路53bにより、オンオフ電圧を印加すればよいことは言うまでもない。
【0345】
図31A、図31Bも図30A、図30Bと同様の制御が実施される。
【0346】
図31Aにおいて、ゲートドライバIC12aのDatA1端子“L”、EnbA1端子“H”、DatA2端子“L”、EnbA2端子“L”に設定されている。ClkAの入力により、ゲートドライバIC12aのゲート信号線出力回路53aのブロック141(A1)にオフデータ(無印)が入力される。ゲートドライバIC12aのゲート信号線出力回路53aのEnbA1端子は、“H”であるため、画素16aのゲート信号線17aには、ブロックA1のデータ状態が反映され、オフ電圧が出力される。また、ClkAの入力により、ブロックA2のデータは、A3に転送される。画素16cのゲート信号線17aにオン電圧が出力され。ソース信号線(図示せず)に印加された映像信号が、画素16cに印加される。
【0347】
同様に、ゲートドライバIC12bのDatB1端子“L”、EnbB1端子“H”に設定されているため、ClkB1の入力により、ゲートドライバIC12bのゲート信号線出力回路53aのブロック141(A1)にオフデータ(無印)が入力される。ゲートドライバIC12bのゲート信号線出力回路53aのブロックA1のデータは、ブロックA2に転送される。ゲートドライバIC12bのゲート信号線出力回路53aのEnbB1端子は、“H”であるため、画素16aのゲート信号線17aにはオフ電圧が出力され、画素16cのゲート信号線17aにはオン電圧が出力される。
【0348】
以上の設定あるいは制御状態から、画素16cのゲート信号線17aは、ゲートドライバIC12aのゲート信号線出力回路53aと、ゲートドライバIC12bのゲート信号線出力回路53aとで、両側駆動が実施される。
【0349】
ゲートドライバIC12bのDatB2端子“L”、EnbB2端子“L”に設定されているため、また、ClkB2が入力されず、ゲートドライバIC12bのゲート信号線出力回路53bのデータはシフトされない。したがって、ゲートドライバIC12bのゲート信号線出力回路53bのブロックB1の保持されたデータは、ブロックB2には転送されない。また、EnbB1は“L”であるため、画素16bのゲート信号線17aには、オフ電圧が印加される。
【0350】
以上の設定あるいは制御状態から、画素16cのゲート信号線17aは、ゲートドライバIC12aのゲート信号線出力回路53aと、ゲートドライバIC12bのゲート信号線出力回路53aとで、両側駆動が実施される。
【0351】
以上の動作あるいは制御により、図31Aでは、画素16cのゲート信号線17aは両側駆動が実現され、他の画素のゲート信号線17aは、オフ電圧が印加される。なお、必要に応じて、ゲート信号線17bは、ゲートドライバIC12aのゲート信号線出力回路53bにより、オンオフ電圧を印加すればよいことは言うまでもない。
【0352】
図31Bにおいて、ゲートドライバIC12aのDatA1端子“L”、EnbA1端子“H”、DatA2端子“L”、EnbA2端子“L”に設定されている。ClkAの入力により、ゲートドライバIC12aのゲート信号線出力回路53aのブロック141(A1)にオフデータ(無印)が入力される。ゲートドライバIC12aのゲート信号線出力回路53aのEnbA1端子は、“H”であるため、画素16aのゲート信号線17aには、ブロックA1のデータ状態が反映され、オフ電圧が出力される。また、ClkAの入力により、ブロックA3のデータは、A4に転送される。画素16dのゲート信号線17aにオン電圧が出力され。ソース信号線18(図示せず)に印加された映像信号が、画素16dに印加される。
【0353】
同様に、ゲートドライバIC12bのDatB2端子“L”、EnbB2端子“H”に設定されているため、ClkB2の入力により、ゲートドライバIC12bのゲート信号線出力回路53aのブロック141(B1)にオフデータ(無印)が入力される。ゲートドライバIC12bのゲート信号線出力回路53aのブロックB1のデータは、ブロックABに転送される。ゲートドライバIC12bのゲート信号線出力回路53bのEnbB1端子は、“H”であるため、画素16bのゲート信号線17aにはオフ電圧が出力され、画素16dのゲート信号線17aにはオン電圧が出力される。
【0354】
以上の設定あるいは制御状態から、画素16dのゲート信号線17aは、ゲートドライバIC12aのゲート信号線出力回路53aと、ゲートドライバIC12bのゲート信号線出力回路53bとで、両側駆動が実施される。
【0355】
ゲートドライバIC12aのDatB2端子“L”、EnbB2端子“L”に設定され、また、ClkB1が入力されず、ゲートドライバIC12bのゲート信号線出力回路53aのデータはシフトされない。したがって、ゲートドライバIC12bのゲート信号線出力回路53aのブロックA1の保持されたデータは、ブロックA2には転送されない。また、EnbB1は“L”であるため、画素16cのゲート信号線17aには、オフ電圧が印加される。
【0356】
以上の設定あるいは制御状態から、画素16dのゲート信号線17aは、ゲートドライバIC12aのゲート信号線出力回路53aと、ゲートドライバIC12bのゲート信号線出力回路53bとで、両側駆動が実施される。
【0357】
以上の動作あるいは制御により、図31Bでは、画素16cのゲート信号線17aは両側駆動が実現され、他の画素のゲート信号線17aは、オフ電圧が印加される。なお、必要に応じて、ゲート信号線17bは、ゲートドライバIC12aのゲート信号線出力回路53bにより、オンオフ電圧を印加すればよいことは言うまでもない。
【0358】
以上のように、ゲートドライバIC12aは、ゲート信号線出力回路53a、53bのデータ位置をClkAに同期してシフトさせることにより、ゲートドライバIC12bは、ゲート信号線出力回路53a、53bを別クロック(ClkB1、ClkB2)で交互に、あるいは独立に制御することにより、また、EnbB1端子、EnbB2端子と交互にあるいは独立に制御することにより、各画素のゲート信号線17aの両側駆動を実現する。
【0359】
以上の実施の形態では、ゲートドライバIC12bのゲート信号線出力回路53aのクロックClkB1とゲート信号線出力回路53bのクロックClkB2を交互に動作させ、ブロック141内のデータ位置(○印、無印位置)を移動させるとした。しかし、本開示はこれに限定するものではない。
【0360】
たとえば、図31A、図31Bにおいて、○印が、ゲート信号線出力回路53aのブロックA1、ゲート信号線出力回路53bのブロックB1にあるとする。クロックClkB1、ClkB2を同一タイミングで、ゲート信号線出力回路53a、53bに入力すると、○印位置が、図31Bに示すブロック141位置に移動する。つまり、○印位置は、ゲート信号線出力回路53aのA2位置、ゲート信号線出力回路53bのB2位置に移動する。
【0361】
図31Bの状態で、ゲート信号線出力回路53aのイネーブル端子EnbB1をHとし、ゲート信号線出力回路53bのイネーブル端子EnbB2をLとすれば、画素16cのゲート信号線17aにオン電圧が印加され、画素16dのゲート信号線17aにオフ電圧が印加される。この時、ゲートドライバIC12aにより、画素16cのゲート信号線17aにオン電圧を印加すれば、画素16cのゲート信号線17aは両側駆動となる。また、図31Bの状態で、ゲート信号線出力回路53aのイネーブル端子EnbB1をLとし、ゲート信号線出力回路53bのイネーブル端子EnbB2をHとすれば、画素16dのゲート信号線17aにオン電圧が印加され、画素16aのゲート信号線17aにオフ電圧が印加される。この時、ゲートドライバIC12aにより、画素16dのゲート信号線17aにオン電圧を印加すれば、画素16dのゲート信号線17aは両側駆動となる。
【0362】
以上のように、ゲートドライバIC12a、ゲートドライバIC12bを制御、あるいは、各ゲートドライバIC12のゲート信号線出力回路53a、ゲート信号線出力回路53bの制御などを実施しても、本開示の駆動方式を実現できることは言うまでもない。以上の事項は、ゲート信号線17bの制御についても同様である。また、本開示の他の実施の形態においても適用されることは言うまでもない。
【0363】
以上の実施の形態は、ゲート信号線出力回路53(53a、53b)のブロック141に○印が1つの場合について説明した。しかし、本開示はこれに限定するものではない。ゲート信号線出力回路53(53a、53b)内のシフトレジスタにデータ(○印、無印)の入力は、クロック端子(Clk)と、データ端子(Dat)により実施される。したがって、シフトレジスタ51などに、データを入力するには、データ端子とクロック端子を制御あるいは操作すればよい。したがって、○印のデータを連続してシフトレジスタ51に入力することも実現できるし、飛び飛びに○印のデータをシフトレジスタ51に入力することもできる。
【0364】
図32A、図32Bは、ゲート信号線出力回路53またはシフトレジスタ51に連続したデータ(○印)を入力した実施の形態である。
【0365】
なお、本開示の実施の形態において、○印が連続した実施例を中心として説明するが、これは図示し、理解を容易になるからである。実際には、○印以外の箇所には無印のデータがシフトレジスタ51内に保持されていることは言うまでもない。
【0366】
図32Aにおいて、ゲートドライバIC12aは、DatA1端子を“H”とし、ClkA端子に2回のクロックが入力された状態である(ゲートドライバIC12aのゲート信号線出力回路53bに関しては説明を省略する)。したがって、ゲートドライバIC12aのゲート信号線出力回路53aのブロックA1、A2に○印(オン電圧位置)が保持されている。また、ゲートドライバIC12aのゲート信号線出力回路53aのEnbA1端子を“H”としているにより、画素16aおよび画素16bのゲート信号線17aのオン電圧が印加(出力)されている。
【0367】
一方、ゲートドライバIC12bのDatB1およびDatB2端子に“H”ロジックが印加され、ClkB1、ClkB2に1回のクロック信号が入力されることにより、ゲートドライバIC12bのゲート信号線出力回路53aのブロックA1およびゲート信号線出力回路53bのブロックB1に、○印(オン電圧位置)が保持されている。また、ゲートドライバIC12bのゲート信号線出力回路53aのEnbB1端子およびEnbB2端子を“H”としているにより、画素16aおよび画素16bのゲート信号線17aのオン電圧が印加(出力)されている。ゲートドライバIC12aのEnbA1は、“H”となっている。
【0368】
以上の設定あるいは制御状態から、画素16a、画素16bゲート信号線17aは、ゲートドライバIC12aのゲート信号線出力回路53aと、ゲートドライバIC12bのゲート信号線出力回路53a、53bとで、両側駆動が実施される。
【0369】
図32Bは、図32Aの状態から、ゲートドライバIC12aのゲート信号線出力回路53aにDatA1を“L”とし、ClkA端子に1回のクロックを入力した状態である。図32Aの位置から、ゲート信号線出力回路53aの○印位置が1ブロックシフトされ、ブロックA2、A3位置にシフトしている。また、ゲートドライバIC12bのゲート信号線出力回路53aにDatB1、DatB2を“L”とし、ClkB1端子に1回のクロックを入力した状態である。図32Aの位置から、ゲートドライバIC12bのゲート信号線出力回路53aの○印位置が1ブロックシフトされ、ブロックA2位置にシフトしている。なお、ゲートドライバIC12bのゲート信号線出力回路53bには、ClkB2には、クロックは入力されておらず、○印位置は、B1のままである。ゲートドライバIC12bのEnbB1、EnbB2は、“H”となっている。
【0370】
以上の設定あるいは制御状態から、画素16b、画素16cのゲート信号線17aは、ゲートドライバIC12aのゲート信号線出力回路53aと、ゲートドライバIC12bのゲート信号線出力回路53a、53bとで、両側駆動が実施される。したがって、図32Aに比較して、図32Bは、ゲート信号線17aへのオン電圧位置が1画素行シフトされている。
【0371】
図33Aは、図32Bの状態から、ゲートドライバIC12aのゲート信号線出力回路53aにDatA1を“L”とし、ClkA端子に1回のクロックを入力した状態である。図32Bの位置から、ゲート信号線出力回路53aの○印位置が1ブロックシフトされ、ブロックA3、A4位置にシフトしている。また、ゲートドライバIC12bのゲート信号線出力回路53aにDatB1、DatB2を“L”とし、ClkB2端子に1回のクロックを入力した状態である。図32Bの位置から、ゲートドライバIC12bのゲート信号線出力回路53bの○印位置が1ブロックシフトされ、ブロックB2位置にシフトしている。したがって、ゲートドライバIC12bの○印位置は、ブロックA2とB2である。ゲートドライバIC12bのEnbB1、EnbB2は、“H”となっている。
【0372】
以上の設定あるいは制御状態から、画素16c、画素16dのゲート信号線17aは、ゲートドライバIC12aのゲート信号線出力回路53aと、ゲートドライバIC12bのゲート信号線出力回路53a、53bとで、両側駆動が実施される。したがって、図32Bに比較して、図33Aは、ゲート信号線17aへのオン電圧位置が1画素行シフトされている。
【0373】
図33Bは、図33Aの状態から、ゲートドライバIC12aのゲート信号線出力回路53aにDatA1を“L”とし、ClkA端子に1回のクロックを入力した状態である。図33Aの位置から、ゲート信号線出力回路53aの○印位置が1ブロックシフトされ、ブロックA4、A5位置にシフトしている。また、ゲートドライバIC12bのゲート信号線出力回路53aにDatB1、DatB2を“L”とし、ClkB1端子に1回のクロックを入力した状態である。図33Aの位置から、ゲートドライバIC12bのゲート信号線出力回路53aの○印位置が1ブロックシフトされ、ブロックA3位置にシフトしている。したがって、ゲートドライバIC12bの○印位置は、ブロックA3とB2である。ゲートドライバIC12bのEnbB1、EnbB2は、“H”となっている。
【0374】
以上の設定あるいは制御状態から、画素16d、画素16eのゲート信号線17aは、ゲートドライバIC12aのゲート信号線出力回路53aと、ゲートドライバIC12bのゲート信号線出力回路53a、53bとで、両側駆動が実施される。したがって、図33Aに比較して、図33Bは、ゲート信号線17aへのオン電圧位置が1画素行シフトされている。
【0375】
以上のように、連続した○印位置は、シフトレジスタ51のブロック141位置を順次シフトされる。なお、図32A、図32B、図33A、図33Bでは、ゲートドライバIC12a、ゲートドライバIC12bのいずれもが、○印位置が連続として制御あるいは操作するとして説明したがこれに限定するものでなく、一方が、非連続であってもよいし、3個以上を連続としてもよいことは言うまでもない。
【0376】
図34A、図34Bは、ゲートドライバIC12aのゲート信号線出力回路53bの制御あるいは操作の説明図である。なお、ゲートドライバIC12bの動作あるいは操作は、以前に説明した動作と同一あるいは類似であるので、説明を省略する。
【0377】
図34Aは、ゲートドライバIC12aのゲート信号線出力回路53bにDatA2を“H”とし、ClkA端子に3回のクロックを入力した状態である。ゲート信号線出力回路53bにデータ(○印)が入力され、また、○印位置はブロック141をシフトされ、ブロックB1、B2、B3位置に保持されている。また、ゲートドライバIC12aのゲート信号線出力回路53aにDatA1を“H”とし、ClkA端子に1回のクロックを入力した状態である。ゲートドライバIC12aのEnbA1、EnbA2は、“H”となっている。
【0378】
以上の設定あるいは制御状態から、画素16a、画素16b、画素16cのゲート信号線17bには、オン電圧が出力されている。また、画素16aのゲート信号線17aには、オン電圧が出力されている。したがって、画素16aのゲート信号線17aは両側駆動が実施され、画素16a、画素16b、画素16cのゲート信号線17bには、片側駆動が実施される。なお、図50の画素構成では、ゲート信号線17bには、スイッチ用トランジスタ11dが接続され、スイッチ用トランジスタ11dは、駆動用トランジスタ11aが、EL素子15に流す電流を制御する。したがって、ゲート信号線17bにオン電圧が印加されると、スイッチ用トランジスタ11dがオンし、EL素子15に電流が供給され、EL素子15が点灯する。逆に、スイッチ用トランジスタ11dがオフであれば、EL素子15に電流が供給されず、EL素子15は消灯状態である。
【0379】
以上の動作あるいは操作から、ゲートドライバIC12aのゲート信号線出力回路53bを制御あるいは操作することにより、EL表示装置(EL表示パネル)の任意の画素行の点灯、非点灯を制御することができる。また、点灯位置を移動させることにより、duty駆動を実現できる。以上の実施の形態は、本開示の他の実施の形態にも適用できることは言うまでもない。また、他の実施の形態と組み合わせることができることも言うまでもない。
【0380】
図34Bは、ゲートドライバIC12aのゲート信号線出力回路53bにDatA2を“L”とし、ClkA端子に1回のクロックを入力した状態である。ゲート信号線出力回路53bにデータ(無印)が入力され、また、○印位置がブロック141をシフトされ、ブロックB2、B3、B4位置に保持されている。また、ゲートドライバIC12aのゲート信号線出力回路53aにDatA1を“L”とし、ClkA端子に1回のクロックを入力した状態である。ゲートドライバIC12aのEnbA1、EnbA2は、“H”となっている。
【0381】
以上の設定あるいは制御状態から、画素16b、画素16c、画素16のゲート信号線17bには、オン電圧が出力されている。また、画素16bのゲート信号線17aには、オン電圧が出力されている。したがって、画素16bのゲート信号線17aは両側駆動が実施され、画素16b、画素16c、画素16dのゲート信号線17bには、片側駆動が実施される。
【0382】
以上のように、ゲートドライバIC12aのゲート信号線出力回路53aと、ゲートドライバIC12bのゲート信号線出力回路53a、53bとで、ゲート信号線17aの両側駆動が実施される。また、ゲートドライバIC12aのゲート信号線出力回路53bにより、ゲート信号線17bの片側駆動が実施される。
【0383】
以上のように、連続した○印位置は、シフトレジスタ51のブロック141位置を順次シフトされ、duty駆動などが実施される。
【0384】
以上の本開示において、ゲートドライバIC12aとゲートドライバIC12bは、同一のゲートドライバIC12であり、EL表示装置(EL表示パネル)の実装位置(表示画面25の右位置、表示画面25の左位置)に対応させ、制御端子(Dat端子、Enb端子、Clk端子など)を制御あるいは操作することにより、ゲート信号線17の両側駆動あるいは片側駆動を実現あるいは実施するものである。
【0385】
したがって、1つの種類の本開示のゲートドライバIC12(12a、12b)を作製し、作製したゲートドライバIC12(12a、12b)を、多種多様な画素回路を有するEL表示装置に実装することにより、良好な画像表示を実現するEL表示装置を実現することができる。また、本開示のゲートドライバIC12(12a、12b)は、多種多様な画素回路に対応することができる。したがって、汎用ゲートドライバIC12(12a、12b)として使用することができ、大量生産することができるため、低コスト化できる。
【0386】
また、本開示のゲートドライバIC12(12a、12b)は、上下反転設定ロジック端子(UD端子、たとえば、図15参照のこと)により、シフトレジスタの走査方向を設定できる。したがって、表示画面25の左右にゲートドライバIC12a、12bを配置して仕様することができる。したがって、ゲート信号線17の両側駆動、片側駆動を容易に実現できる。また、片側駆動を実施することにより、ゲートドライバIC12(12a、12b)の使用個数を削減でき、低コスト化を実現できる。
【0387】
また、SEL端子などを制御あるいは設定することにより、ゲート電圧3値駆動とゲート電圧2値駆動を実現するものである。特に、EL表示装置(EL表示パネル)では、画素16に複数のゲート信号線17が存在し、両側駆動を実施すべきゲート信号線17は、画素のレイアウト設計を行わないと、物理的位置が決定しない(たとえば、画素16に映像信号を印加するゲート信号線17a位置)。しかし、画素のレイアウト設計が完了してから、ゲートドライバIC12(12a、12b)などを開発あるいは設計していたのでは、EL表示装置(EL表示パネル)の完成までに非常に長い期間を必要とするので現実的ではない。本開示では、ゲートドライバIC12(12a、12b)を、EL表示装置(EL表示パネル)の実装位置(表示画面25の右位置、表示画面25の左位置)のいずれにでも対応できるようにしており、また、ゲート信号線出力回路53を制御などにより、ゲート信号線17の両側駆動、片側駆動を容易に実現できる。また、任意のゲート信号線17にゲート電圧3値駆動、ゲート電圧2値駆動を選択して実施することができる。
【0388】
また、図14、図12、図17、図18で図示するように、パネル側から入力制御配線261などを分岐して、ドライバICのロジック設定などを行う。したがって、COFに形成する配線数などを削減できるため、ゲートプリント基板(PCB)レスのパネルモジュールを容易に構成でき、パネルモジュールを薄型に構成できる。
【0389】
図8A、図8B、図9、図19、図21で図示するように、ドライバIC内に、内部配線を形成することにより、COFに形成する配線数などを削減できるため、ゲートプリント基板(PCB)レスのパネルモジュールを容易に構成でき、パネルモジュールを薄型に構成できる。
【0390】
また、本開示にかかる画素は、図5に示した画素16と同様であるため、詳細な説明は省略する。
【0391】
図35Aおよび図35Bは、本開示のEL表示装置(EL表示パネル)の駆動方法を説明する説明図である。図35Aおよび図35Bなどにおいて、上下反転方法の制御端子(UDA、UDB)のロジック端子の設定により、ゲートドライバIC12の走査方向が設定される。ゲートドライバIC12aおよびゲートドライバIC12bの走査方向は紙面の上から下方向とする。
【0392】
ゲートドライバIC12aおよびゲートドライバIC12bは、同一仕様あるいは同一構成のゲートドライバIC12である。したがって、ゲートドライバIC12aのUDA端子とゲートドライバIC12bのUDB端子とのロジック設定は、逆の設定としている。たとえば、UDA端子が“H”であれば、UDB端子は“L”と設定される。
【0393】
クロック端子(Clk端子)は、ゲートドライバIC12のゲート信号線出力回路53a、53bを共通にし、ゲートドライバIC12のゲート信号線出力回路53c、53dを共通にしている。これは、ゲートドライバIC12bにおいて、ゲート信号線出力回路53aと53bを同一クロックで動作させ、また、ゲート信号線出力回路53cと53dを同一クロックで動作させるためであり、ゲートドライバIC12bの結線状態(Clk端子の接続状態)をゲートドライバIC12aに適用したためである。
【0394】
なお、図35Aおよび図35Bなどで説明する駆動方式では、ゲートドライバIC12aでは、ゲート信号線出力回路53a、53b、53c、53dは同一のクロックで動作させるため、ゲートドライバIC12aでは、Clk端子(ClkA1、ClkA2)を共通にし、4つのゲート信号線出力回路53を同一のクロックで動作するように構成してもよい。
【0395】
図35Aでは、ゲートドライバIC12aのゲート信号線出力回路53aには、DatA1端子、EnbA1端子が接続され、ゲート信号線出力回路53bには、DatA2端子、EnbA2端子が接続されている。また、ゲート信号線出力回路53cには、DatA3端子、EnbA3端子が接続され、ゲート信号線出力回路53dには、DatA4端子、EnbA4端子が接続されている。
【0396】
ゲートドライバIC12bのゲート信号線出力回路53aには、DatB1端子、EnbB1端子が接続され、ゲート信号線出力回路53bには、DatB2端子、EnbB2端子が接続されている。また、ゲート信号線出力回路53cには、DatB3端子、EnbB3端子が接続され、ゲート信号線出力回路53dには、DatB4端子、EnbB4端子が接続されている。
【0397】
図35Aにおいて、ゲートドライバIC12aのDatA1端子、DatA2端子、DatA3端子、DatA4端子に“H”と設定され、ClkA1、ClkA2端子のクロック入力により、ゲートドライバIC12aのブロック141のA1、B1、C1、D1に○印のデータが設定される。また、ゲートドライバIC12aのEnbA1端子、EnbA2端子、EnbA3端子、EnbA4端子が“H”と設定されているため、画素16aのゲート信号線17a、17b、17c、17dにオン電圧が印加される。他の画素16(16b、16c、・・・・・)のゲート信号線17は、オフ電圧が印加されている。
【0398】
また、ゲートドライバIC12bのDatB1端子、DatB2端子、DatB3端子、DatB4端子に“H”と設定され、ClkB1、ClkB2端子のクロック入力により、ゲートドライバIC12aのブロックA1、B1、C1、D1に○印のデータが設定される。
【0399】
また、ゲートドライバIC12bのEnbB1端子、EnbB2端子が“H”設定されており、EnbB3端子、EnbB4端子が“L”と設定されているため、画素16aのゲート信号線17a、17bにオン電圧が印加され、画素16aのゲート信号線17c、17dにオフ電圧が印加される。他の画素16のゲート信号線17は、オフ電圧が印加されている。
【0400】
以上の設定状態により、画素16a(画素16aが位置する画素行)のゲート信号線17a、17bは、両側駆動が実施される。また、画素16a(画素16aが位置する画素行)のゲート信号線17c、17dは、片側駆動が実施される。以上のように、本開示は、同一のゲートドライバIC12を用い、表示画面25の左右にゲートドライバIC12a、12bを配置することにより、両側駆動と片側駆動を容易に実現できる。なお、ゲートドライバIC12aと12bの走査方向は反転させる。
【0401】
ゲート信号線17aには、映像信号を印加するスイッチ用トランジスタ11bが接続されている。ゲート信号線17aを両側駆動することにより、高速にスイッチ用トランジスタ11bをオンオフさせることができる。また、ゲート信号線17aを駆動するゲート信号線出力回路53aをゲート電圧3値駆動とすることにより、より高速にスイッチ用トランジスタ11bをオフすることができる。したがって、表示画面25に良好な画像(映像)書込みを実現できる。
【0402】
また、ゲート信号線17bには、オフセットキャンセル時に機能あるいは動作するスイッチ用トランジスタ11dが接続されている。ゲート信号線17bを両側駆動することにより、高速にスイッチ用トランジスタ11dをオンオフさせることができる。また、ゲート信号線17aを駆動するゲート信号線出力回路53bをゲート電圧3値駆動とすることにより、より高速にスイッチ用トランジスタ11bをオフすることができる。したがって、良好なオフセットキャンセル動作を実現できる。
【0403】
また、ゲート信号線出力回路53bのオン電圧の入力端子(VonB端子)に印加するオン電圧(Von)を他のオン電圧の入力端子(VonA、VonC、VonD)よりも電圧値を高くする。たとえば、VonB>VonAとなるようにする。好ましくは、VonB電圧は、VonAよりも、VonA+3(V)以上、VonA+15(V)以下となるようにする。好ましくは、VonB電圧は、VonAよりも、VonA+5(V)以上、VonA+10(V)以下となるようにする。VonB電圧(スイッチ用トランジスタ11dのオン電圧)を高くすることにより、スイッチ用トランジスタ11dのオン抵抗を低減できる。したがって、スイッチ用トランジスタ11dのチャンネル間の電圧降下を低減できるため、アノード電圧Vddを低減でき、EL表示装置(EL表示パネル)の消費電力を低減できる。
【0404】
以上のように、本開示は、ゲート信号線出力回路53のオン電圧Vonを任意に設定あるいは印加できる。また、ゲート信号線出力回路53の駆動方式(ゲート電圧3値駆動、ゲート電圧2値駆動など)を設定できる。したがって、良好な画像表示を実現でき、また、EL表示装置(EL表示パネル)の消費電力を低減できる。以上の実施の形態は、本開示の他の実施の形態にも適用できることは言うまでもない。また、他の実施の形態と組み合わせることができることも言うまでもない。
【0405】
なお、ゲート信号線17c、ゲート信号線17dは、スイッチ用トランジスタ11e、11cを駆動する。スイッチ用トランジスタ11eはリファレンス電圧(Vref電圧)を駆動用トランジスタ11aのゲート端子に印加する機能を有する。Vref電圧に印加は、高速動作を必要としない。したがって、ゲート信号線17cは片側駆動で十分である。スイッチ用トランジスタ11cは、イニシャル電圧(Vini電圧)を駆動用トランジスタ11aの第2のト端子に印加する機能を有する。Vini電圧に印加は、高速動作を必要としない。したがって、ゲート信号線17dは片側駆動で十分である。
【0406】
以上のように、両側駆動が必要なゲート信号線17は、ゲートドライバIC12aおよびゲートドライバIC12bにより駆動する。また、片側駆動が必要なゲート信号線17は、ゲートドライバIC12aにより駆動する。このように駆動あるいはゲートドライバIC12を配置することにより、ゲートドライバIC12bの必要個数を削減でき、したがって、EL表示装置(EL表示パネル)を低コスト化できる。また、ゲートドライバIC12aとゲートドライバIC12bは、同一仕様(同一品種)のゲートドライバIC12を採用することができる。したがって、ゲートドライバIC12の汎用性を高めることができ、また、ゲートドライバIC12の開発費、設計費も削減できる。
【0407】
図36Aおよび図36Bは、図35Bの次の状態を示す説明図である。図35において、ゲートドライバIC12aのDatA1端子、DatA2端子、DatA3端子、DatA4端子に“L”と設定され、ClkA1、ClkA2端子のクロック入力により、ゲートドライバIC12aのブロック141のA1、B1、C1、D1に無印のデータが設定される。
【0408】
また、ゲートドライバIC12aのブロック141のA1、B1、C1、D1の○印データがシフトレジスタ内をシフトし、ブロックA2、B2、C2、D2に保持される。また、ゲートドライバIC12aのEnbA1端子、EnbA2端子、EnbA3端子、EnbA4端子が“H”と設定されているため、ゲートドライバIC12aが駆動する画素16bのゲート信号線17a、17b、17c、17dにオン電圧が印加される。他の画素16(16a、16c、・・・・・)のゲート信号線17は、オフ電圧が印加されている。
【0409】
また、ゲートドライバIC12bのDatB1端子、DatB2端子、DatB3端子、DatB4端子に“L”と設定され、ClkB1、ClkB2端子のクロック入力は図35の状態から印加されていない。したがって、ゲートドライバIC12aのブロックA1、B1、C1、D1に○印のデータはそのまま保持されている。
【0410】
また、ゲートドライバIC12bのEnbB1端子、EnbB2端子が“L”設定され、ゲートドライバIC12bのEnbB3端子、EnbB4端子が“H”設定される。したがって、画素16aのゲート信号線17a、17bにオフ電圧が印加され、画素16bのゲート信号線17a、17bにオン電圧が印加される。他の画素16のゲート信号線17は、オフ電圧が印加されている。
【0411】
以上の設定状態により、画素16b(画素16bが位置する画素行)のゲート信号線17a、17bは、両側駆動が実施される。また、画素16b(画素16bが位置する画素行)のゲート信号線17c、17dは、片側駆動が実施される。
【0412】
図37は、図36の次の状態を示す説明図である。図37において、ゲートドライバIC12aのDatA1端子、DatA2端子、DatA3端子、DatA4端子に“L”と設定され、ClkA1、ClkA2端子のクロック入力により、ゲートドライバIC12aのブロック141のA1、B1、C1、D1に無印のデータ(オフデータ)が設定される。また、ゲートドライバIC12aのブロック141のA、B2、C2、D2の○印データがシフトレジスタ内をシフトし、ブロックA3、B3、C3、D3に保持される。また、ゲートドライバIC12aのEnbA1端子、EnbA2端子、EnbA3端子、EnbA4端子が“H”と設定されているため、ゲートドライバIC12aが駆動する画素16cのゲート信号線17a、17b、17c、17dにオン電圧が印加される。他の画素16(16a、16b、16d、・・・・・)のゲート信号線17は、オフ電圧が印加されている。
【0413】
また、ゲートドライバIC12bのDatB1端子、DatB2端子、DatB3端子、DatB4端子に“L”と設定され、ClkB1、ClkB2端子にクロックが入力される。したがって、ゲートドライバIC12bのブロックA1、B1、C1、D1の○印のデータは、ブロックA2、B2、C2、D2にシフトされて保持される。
【0414】
また、ゲートドライバIC12bのEnbB1端子、EnbB2端子が“H”設定され、ゲートドライバIC12bのEnbB3端子、EnbB4端子が“L”設定される。したがって、画素16cのゲート信号線17a、17bにオン電圧が印加され、画素16dのゲート信号線17a、17bにオフ電圧が印加される。他の画素16のゲート信号線17は、オフ電圧が印加されている。
【0415】
以上の設定状態により、画素16c(画素16cが位置する画素行)のゲート信号線17a、17bは、両側駆動が実施される。また、画素16c(画素16cが位置する画素行)のゲート信号線17c、17dは、片側駆動が実施される。
【0416】
図38は、図37の次の状態を示す説明図である。図37において、ゲートドライバIC12aのDatA1端子、DatA2端子、DatA3端子、DatA4端子に“L”と設定され、ClkA1、ClkA2端子のクロック入力により、ゲートドライバIC12aのブロック141のA1、B1、C1、D1に無印のデータが設定される。
【0417】
また、ゲートドライバIC12aのブロック141のA3、B3、C3、D3の○印データがシフトレジスタ内をシフトし、ブロックA4、B4、C4、D4に保持される。また、ゲートドライバIC12aのEnbA1端子、EnbA2端子、EnbA3端子、EnbA4端子が“H”と設定されているため、ゲートドライバIC12aが駆動する画素16dのゲート信号線17a、17b、17c、17dにオン電圧が印加される。他の画素16(16a、16b、16c、17e・・・・・)のゲート信号線17は、オフ電圧が印加されている。
【0418】
また、ゲートドライバIC12bのDatB1端子、DatB2端子、DatB3端子、DatB4端子に“L”と設定され、ClkB1、ClkB2端子には、図29の状態からクロックは入力されていない。したがって、ゲートドライバIC12bのブロックA2、B2、C2、D2に○印のデータはそのまま保持されている。
【0419】
また、ゲートドライバIC12bのEnbB1端子、EnbB2端子が“L”設定され、ゲートドライバIC12bのEnbB3端子、EnbB4端子が“H”設定される。したがって、画素16cのゲート信号線17a、17bにオフ電圧が印加され、画素16dのゲート信号線17a、17bにオン電圧が印加される。他の画素16のゲート信号線17は、オフ電圧が印加されている。
【0420】
以上の設定状態により、画素16d(画素16dが位置する画素行)のゲート信号線17a、17bは、両側駆動が実施される。また、画素16d(画素16bが位置する画素行)のゲート信号線17c、17dは、片側駆動が実施される。
【0421】
以上の図35〜図39の説明図では、ゲートドライバIC12のゲート信号線出力回路53のシフトレジスタ51に保持される○印データは、1つとしたが、以前の実施の形態でも説明したように、本開示はこれに限定するものではない。
【0422】
図39は、ゲート信号線出力回路53内のシフトレジスタ51に複数の○印データあるいは、連続した○印データを保持させ、また、シフトさせる実施の形態の説明図である。なお、図39では、ゲートドライバIC12aのゲート信号線出力回路53c、53dを例示して説明している。
【0423】
図39において、ゲートドライバIC12aのDatA3端子、DatA4端子に、“L”または“H”と設定され、ClkA2端子のクロック入力により、ゲートドライバIC12aのブロック141のC1、D1に無印または○印のデータが設定される。Dat端子を“H”状態を維持したまま、Clkを入力することにより、シフトレジスタ51のブロック141に連続して○印が保持され、また、シフトされる。Dat端子を“L”状態を維持したまま、Clkを入力することにより、シフトレジスタ51のブロック141に連続して無印が保持され、また、シフトされる。
【0424】
図39では、Dat端子を“H”状態を維持したまま、3回のClkを入力したことにより、ゲート信号線出力回路53c、53dのブロックC2、C3、C4、D2、D3、D4に連続して○印が保持された状態を図示している。したがって、画素16b、16c、16dのゲート信号線17c、ゲート信号線17dにオン電圧が出力または印加されている。
【0425】
以上の実施の形態は、図5の画素構成を例示して説明したが、本開示はこれに限定するものではない。たとえば、図40などで図示する画素構成でもよい。以上の実施の形態は、本開示の他の実施の形態にも適用できることは言うまでもない。また、他の実施の形態と組み合わせることができることも言うまでもない。
【0426】
図40に係るEL表示装置の実施の形態では、図5などと同様に、画素16には、ゲート信号線17a、ゲート信号線17b、ゲート信号線17cおよびゲート信号線17dの4つのゲート信号線17が形成されている。ゲート信号線17aに対し、ゲートドライバIC12aのゲート信号線出力回路53aが配置され、ゲート信号線17bに対し、ゲートドライバIC12aのゲート信号線出力回路53bが配置される。ゲート信号線17cに対し、ゲートドライバIC12aのゲート信号線出力回路53cが配置され、ゲート信号線17dに対し、ゲートドライバIC12aのゲート信号線出力回路53dが配置されている。
【0427】
図40の画素16において、Pチャンネルの駆動用トランジスタ11aの第1の端子は、アノード電圧Vddの電極または配線と接続され、第2の端子はスイッチ用トランジスタ11dの第1の端子と接続されている。また、スイッチ用トランジスタ11dのゲート端子は、ゲート信号線17bと接続されている。スイッチ用トランジスタ11dの第2の端子は、EL素子15の第1の端子と接続されている。また、EL素子15の第2の端子は、カソード電圧Vssが印加された電極または配線と接続されている。
【0428】
なお、図40において、トランジスタはPチャンネルトランジスタとしたが、これに限定するものではなく、Nチャンネルトランジスタであってもよい。また、PチャンネルとNチャンネルトランジスタを混在させてもよい。
【0429】
スイッチ用トランジスタ11eの第1の端子はリセット電圧Vaが印加された電極または配線と接続され、スイッチ用トランジスタ11eの第2の端子は、駆動用トランジスタ11aのゲート端子と接続されている。また、スイッチ用トランジスタ11eのゲート端子はゲート信号線17cと接続されている。
【0430】
映像信号を画素に印加するスイッチ用トランジスタ11bの第1の端子はソース信号線18と接続され、スイッチ用トランジスタ11bの第2の端子は、第2のコンデンサ19bの第1の端子と接続されている。また、第2のコンデンサ19bの第2の端子は駆動用トランジスタ11aのゲート端子と接続されている。また、スイッチ用トランジスタ11bのゲート端子はゲート信号線17aと接続されている。
【0431】
また、第1のコンデンサ19aの第1の端子は、アノード電圧Vddと接続され、第1のコンデンサ19aの第2の端子は、第2のコンデンサの第1の端子または、駆動用トランジスタ11aのゲート端子と接続される。
【0432】
スイッチ用トランジスタ11cの第1の端子は駆動用トランジスタ11aのゲート端子と接続され、スイッチ用トランジスタ11cの第2の端子は、駆動用トランジスタ11aの第2の端子と接続されている。また、スイッチ用トランジスタ11cゲート端子はゲート信号線17bと接続されている。
【0433】
スイッチ用トランジスタ11b、11eの少なくとも一方のトランジスタに対して、マルチゲート(ディアルゲート以上)を用いることにより、また、LDD構造と組み合わせることにより、オフリークを抑制でき、良好なコントラスト、オフセットキャンセル動作を実現できる。また、良好な高輝度表示、画像表示を実現できる。
【0434】
ゲート信号線17aおよびゲート信号線17cは、ゲートドライバIC12aおよびゲートドライバIC12bにより両側駆動されている。また、ゲート信号線17cおよびゲート信号線17dは、ゲートドライバIC12aにより片側駆動されている。
【0435】
図40では、画素16に映像信号を印加するスイッチ用トランジスタ11bが接続されたゲート信号線17aに対して両側駆動を行う。また、駆動用トランジスタ11aのオフセットキャンセル時に動作あるいは制御を行うスイッチ用トランジスタ11cが接続されたゲート信号線17bに対して両側駆動を行う。
【0436】
図40などの画素構成であっても、本開示の駆動方式を適用できることは言うまでもない。また、以上の実施の形態は、本開示の他の実施の形態にも適用できることは言うまでもない。また、他の実施の形態と組み合わせることができることも言うまでもない。
【0437】
図40は、図35などのゲートドライバIC12の構成あるいは構造をさらに詳細に図示した構成である。
【0438】
図40において、ゲート信号線出力回路53の出力側に、出力バッファ52が配置あるいは形成されている。出力バッファ52には、バッファ能力の切り替えあるいは設定端子(Buf端子)が接続あるいは配置されている。Buf端子は、バッファ能力の設定あるいは切り替え端子である。図40の実施の形態では、各Buf端子は、3ビットであり、2の3乗=8通りのバッファ能力を設定できる。つまり、バッファ能力が弱から強まで、8段階のバッファ能力を設定できる。
【0439】
ゲート信号線出力回路53には、少なくとも、それぞれ2か所の制御(Enb、Dat、Clk)端子が配置または形成されている。また、SEL端子は、ドライバ出力端子72とVon端子間に配置されている。
【0440】
ゲート信号線出力回路53からの出力は、ゲートドライバIC12のドライバ出力端子72からCOF配線74を介して接続端子71から出力される。接続端子71には、ゲート信号線17が接続される。
【0441】
なお、Dat1、Dat2、Enb1、Enb2、Clk1、Clk2などの制御信号は、双方向信号である。したがって、75a→75b方向にデータを転送することができ、また、75b→75a方向にデータを転送することができる。データの転送方向は、転送方向切換端子(図示せず)のロジック制御で行う。
【0442】
ゲートドライバIC12には、切り替え回路161を有している。切り替え回路161は、図20Bのゲート電圧3値駆動、図20Aのゲート電圧2値駆動を実現するためのスイッチ回路である。
【0443】
切り替え回路161が、Von電圧→Voff2電圧→Voff1電圧と、出力を切り替えることにより、図20Bに図示するゲート電圧3値駆動が実現される。切り替え回路161が、Von電圧→Voff1電圧と、出力を切り替えることにより、図20Aに図示するゲート電圧2値駆動が実現される。
【0444】
なお、以上の実施の形態は、本開示の他の実施の形態にも適用できることは言うまでもない。また、他の実施の形態と組み合わせることができることも言うまでもない。
【0445】
図41は、本開示のEL表示装置(EL表示パネル)のソースドライバIC(回路)14のガンマ回路の説明図である。ガンマ回路は、2の10条(1024階調)であり、赤(R)、緑(G)、青(B)で独立である。
【0446】
ガンマ回路のラダー抵抗には、各R、G、Bで8つのタップ(Vi0、Vi1、Vi2、Vi3、Vi4、Vi5、Vi6、Vi7)がソースドライバIC(回路)14に端子に引き出されている。
【0447】
Vi0のタップ位置は、映像信号の最小階調である(最小電圧値あるいは原点)。Vi7は、映像信号の最高階調である(最大電圧値)。
【0448】
Vi1のタップ位置は、映像信号振幅の1/1024あるいは近似の電圧値あるいは位置に対応するものである。
【0449】
Vi2のタップ位置は、映像信号振幅の1/36あるいは近似の電圧値あるいは位置に対応するものである。
【0450】
Vi3のタップ位置は、映像信号振幅の1/12あるいは近似の電圧値あるいは位置に対応するものである。
【0451】
Vi4のタップ位置は、映像信号振幅の1/6あるいは近似の電圧値あるいは位置に対応するものである。
【0452】
Vi5のタップ位置は、映像信号振幅の1/3あるいは近似の電圧値あるいは位置に対応するものである。
【0453】
Vi6のタップ位置は、映像信号振幅の2/3あるいは近似の電圧値あるいは位置に対応するものである。
【0454】
電圧を入力(設定)するタップ位置(Vi0〜Vi7)に電圧を印加あるいは設定することにより、図42に図示するようにガンマカーブを設定あるいは可変することができる。ソースドライバIC14のガンマ回路には、Vi0、Vi1、Vi7端子に電圧を印加する。他の端子は、映像信号の線形性を確保するため、電圧は印加しないことが好ましい。ただし、赤(R)、緑(G)、青(B)のVi1、Vi7端子に印加する電圧は、独立して設定できるように構成し、Vi0は、RGBで共通にすることが好ましい。
【0455】
電圧を入力(設定)するタップ位置(Vi0〜Vi7)を変化あるいは変更することにより、映像振幅の大きさを可変できる。たとえば、図9に図示するように、Vi1をVi1’に、Vi7をVi7’に可変することにより、映像振幅を可変することができる。Vi2〜Vi6をオープン(電圧を印加しない)で使用すれば、Vi1〜Vi7間のガンマカーブは、直線とすることができる。
【0456】
また、Vi1、Vi7電圧を可変すると映像振幅も可変される。映像振幅を可変する場合はゲートドライバIC12の出力電圧(オン電圧、オフ電圧)を可変する。以前にも説明したように、本開示のゲートドライバIC12はオン電圧(Von)、オフ電圧(Voff1、Voff2)を可変あるいは設定できる。したがって、例えば図14のソースドライバIC(回路)14と組み合わせることにより相乗効果を発揮することができる。
【0457】
図14は、本開示のEL表示装置のソースドライバIC14のブロック図である。本開示は、映像信号を画素16に印加するスイッチ用トランジスタ11は両側駆動を実施する。
【0458】
また、オフセットキャンセル時に動作あるいは寄与するスイッチ用トランジスタ11は両側駆動を実施する。一方で、オンオフが遅延しても画像表示に影響を与えにくいトランジスタ(たとえば、スイッチ用トランジスタ11d)は、片側駆動で十分である。
【0459】
以上のように、本開示は、画素16のトランジスタ11に必要なオンオフ時間あるいは、ゲート信号線17の負荷容量に基づいて、両側駆動と片側駆動を選定する。また、ゲート電圧3値駆動とゲート電圧2値駆動を選定する。
【0460】
以上のように、画像表示のための映像と、ゲート信号線の立ち上がり/立ち下り時間、あるいはトランジスタ11のオンオフ時間との関係が重要である。つまり、映像信号系とトランジスタ11の制御系との関係を最適に設定あるいは調整することが重要である。
【0461】
このため、本開示では、図14に図示するように、ソースドライバIC14内に遅延回路485を形成あるいは設けている。遅延回路485は、映像信号Vsに出力するタイミングを各ソース信号線あるいはソース信号線のブロックで、調整あるいは設定する回路である。
【0462】
図14において、シフトレジスタ483には、シフト方向を切り替えるSEL(1:0)が印加される。また、シフトレジスタ483のスタートパルスDIO1、DIO2が印加される。
【0463】
デジタルレシーバー481には、10組の差動入力信号LV0A、LV0B〜LV9A、LV9Bが印加される。デジタルレシーバー481からの映像信号は、ラッチ回路484にラッチされ、1H(1水平走査期間)または2H(2水平走査期間)の期間保持される。
【0464】
ラッチ回路484は、遅延回路485に入力され、遅延回路は、あらかじめ設定された動作あるいは制御方式にしたがって、映像信号遅延が実施される。
【0465】
遅延回路485の出力は、デジタル−アナログ(DA)変換回路486に印加され、DA変換回路486は、ガンマ設定回路482に設定されている電圧VXi0〜VXi7(X:RまたはGまたはB)にしたがって、ガンマ変換されたアナログ電圧を出力する。
【0466】
DA変換回路486からの出力は、バッファ回路487に入力され、スイッチ回路488を介して、ソース信号線Y1〜Y720に出力される。なお、バッファ回路487のバッファ能力は、強、中、弱のように複数のバッファ能力が設定できるように構成されている。
【0467】
スイッチ回路488は、プリチャージ電圧と映像信号電圧のいずれかを選択できるスイッチ回路であり、プリチャージ電圧が選択されると、プリチャージ電圧がソース信号線18に印加され、ソース信号線18の蓄積された電荷を強制的に充放電させる。
【0468】
遅延回路485の映像信号の遅延タイミングの設定を容易にするため、本開示は、図43に図示するように、ガンマ特性は、リニア(線形)に設定することが好ましい。ガンマ特性をリニア(線形)にするためには、階調1に対応する(VXi1、階調1023に対応する(VXi7)に所定電圧を印加し、途中のタップ(VXi2〜VXi6)には電圧印加を行わない。なお、VXi0に対応する端子には、RGBで共通の電圧を印加する。図43において、階調1と階調1023を可変あるいは設定し、他の電圧入力タップは接続しない。したがって、階調1〜階調1023間での入力階調と出力階調は線形である。つまり、ガンマカーブはなく、たとえば、入力階調が100階調目であれば、出力階調は100階調目となる。
【0469】
なお、VXi0〜VXi7(Xは、R、G、Bの記号がはいる)端子には、ソースドライバIC(回路)14の外部から、電圧設定を行えるように構成されている。電圧設定により、自由にガンマカーブを設定できる。
【0470】
以上の実施の形態は、本開示の他の実施の形態にも適用できることは言うまでもない。また、他の実施の形態と組み合わせることができることも言うまでもない。
【0471】
なお、本明細書では、EL表示パネルを例示して説明したが、本開示の技術的思想は、EL表示パネルに限定されるもではない。たとえば、本開示のCOFの方式などに関する事項は、LCDなどにも適用できることは言うまでもない。
【0472】
上記実施の形態の各々の図で述べた内容(一部でもよい)を様々な電子機器に適用することができる。具体的には、電子機器の表示部に適用することができる。
【0473】
そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的には、Digital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。
【0474】
図45はディスプレイであり、筐体492、保持台493、本開示のEL表示装置(EL表示パネル)491を含む。図45に示すディスプレイは、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能を有する。なお、図45に示すディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
【0475】
図46はカメラであり、シャッター501、ビューファインダ502、カーソル503を含む。図5に示すカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。なお、図5示すカメラが有する機能はこれに限定されず、様々な機能を有することができる。
【0476】
図47はコンピュータであり、キーボード511、タッチパッド512を含む。図47に示すコンピュータは、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能を有する。なお、図14に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
【0477】
以上のことは、他の図面に対しても同様である。本開示の実施の形態に図示あるいは明細書で説明した事項あるいは内容は、他の実施の形態においても適用される。また、本開示の実施の形態で説明あるいは図示したEL表示パネルは、本開示のEL表示装置に採用できる。
【0478】
たとえば、図47のノート型パーソナルコンピュータのEL表示装置491として、本開示の実施の形態で図示した、あるいは説明したEL表示装置(EL表示パネル)を採用し、情報機器を構成することができることは言うまでもない。
【0479】
本明細書、本図面では、同一、類似あるいは関連するものを、総称して記載する場合がある。たとえば、ゲート信号線17、ソース信号線18の両方を同時に説明する場合は、信号線17(18)と記載あるいは図示する場合がある。また、ガラス基板48、封止基板30を総称して、基板30(48)と記載することがある。
【0480】
また、同一番号または、記号等を付した箇所は、同一もしくは類似の形態もしくは材料あるいは機能もしくは動作、あるいは関連する事項、作用を有する。
【0481】
また、本明細書、図面の実施の形態において、特に断りがない事項は、本明細書、図面の他の実施の形態で説明した事項、構造、作用などが適用されるため、省略している。
【0482】
各図面等で説明した内容は特に断りがなくとも、他の実施の形態等と組み合わせることができる。たとえば、図1、図2の本開示のEL表示パネルにタッチパネルなどを付加し、図45、図46、図47に図示する情報表示装置などを構成することができる。
【0483】
本開示では、便宜的に、通常、パネルだけの構成をEL表示パネルと呼び、図48で図示されてように、COF22などの周辺回路などを含む構成をEL表示装置と呼ぶ。また、本開示のEL表示パネルとは、パネルモジュールを含む概念であり、本開示のEL表示装置とは、情報機器などのシステム機器を含む概念である。EL表示パネルの概念は、広義には情報機器などのシステム機器を含む。
【0484】
また、本開示の実施の形態では、COF22gあるいはゲートドライバIC12について説明したが、本開示の技術的思想は、COF22sあるいはソースドライバIC14についても適用できることは言うまでもない。
【0485】
したがって、明細書で説明する事項は、COF22sあるいはソースドライバIC14にも適用でき、また、これらを用いたEL表示装置にも適用できることは言うまでもない。また、以上の実施の形態は、本開示の他の実施の形態にも適用できることは言うまでもない。また、他の実施の形態と組み合わせることができることも言うまでもない。
【0486】
本開示では、駆動用トランジスタ11a、スイッチ用トランジスタ11は、薄膜トランジスタとして説明したが、これに限定するものではない。薄膜ダイオード(TFD)などでも構成することができる。
【0487】
また、薄膜素子に限定するものではなく、シリコンウエハに形成したトランジスタでもよい。たとえば、シリコンウエハでトランジスタを構成し、剥がしてガラス基板に転写したものが例示される。
【0488】
トランジスタ11は、もちろん、FET、MOS−FET、MOSトランジスタ、バイポーラトランジスタでもよい。
【0489】
なお、本開示のトランジスタ11は、Nチャンネル、Pチャンネルのトランジスタとも、LDD(Lightly Doped Drain)構造を採用することが好ましい。
【0490】
また、トランジスタ11は、高温ポリシリコン(HTPS)、低温ポリシリコン(LTPS)、連続粒界シリコン(CGS)、透明アモルファス酸化物半導体(TAOS、IZO)、アモルファスシリコン(AS)、赤外線RTAで形成したもののうち、いずれでもよい。
【0491】
図49では、画素を構成するすべてのトランジスタはPチャンネルで構成している。しかし、本開示は、画素のトランジスタ11をPチャンネルで構成することのみに限定するものではない。Nチャンネルのみで構成してもよい。また、NチャンネルとPチャンネルの両方を用いて構成してもよい。また、駆動用トランジスタ11aをPチャンネルトランジスタとNチャンネルトランジスタの両方を用いて構成してもよい。
【0492】
また、トランジスタはトップゲート構造にすることが好ましい。トップゲート構造にすることにより寄生容量が低減し、トップゲートのゲート電極パターンが、遮光層となり、EL素子15から出射された光を遮光層で遮断し、トランジスタの誤動作、オフリーク電流を低減できるからである。
【0493】
ゲート信号線またはソース信号線、もしくはゲート信号線とソース信号線の両方の配線材料として、銅配線または銅合金配線を採用できるプロセスを実施することが好ましい。信号線の配線抵抗を低減でき、より大型のEL表示パネルを実現できるからである。
【0494】
ゲートドライバIC(回路)12が駆動(制御)するゲート信号線17は、低インピーダンス化すること好ましい。したがって、前記ゲート信号線17の構成あるいは構造に関しても同様である。
【0495】
特に、低温ポリシリコンを採用することが好ましい。低温ポリシリコンは、トランジスタはトップゲート構造であり寄生容量が小さく、Pチャンネルトランジスタを作製でき、また、プロセスに銅配線または銅合金配線プロセスを用いることができる。なお、銅配線は、Ti−Cu−Tiの3層構造を採用することが好ましい。
【0496】
透明アモルファス酸化物(TAOS)半導体の場合は、Mo−Cu−Moの3層構造を採用することが好ましい。
【0497】
また、厚み、サイズなどは、説明を容易にするため、拡大あるいは縮小した部分がある。以上の事項は他の図面に対しても同様である。
【0498】
パネル基板31はガラス基板として説明をするが、シリコンウエハで形成してもよい。また、パネル基板31は、金属基板、セラミック基板、プラスティックシート(板)などを使用してよい。
【0499】
封止基板30の材料あるいは構成に関しても、パネル基板31と同様である。また、封止基板30、パネル基板31は放熱性を良好にするため、サファイアガラスなどを用いてもよいことは言うまでもない。
【0500】
以上の実施の形態は、本開示の他の実施の形態にも適用できることは言うまでもない。また、他の実施の形態と組み合わせることができることも言うまでもない。
【0501】
本実施の形態の表示部に上記実施の形態で説明したEL表示装置(EL表示パネル)もしくは駆動方式を用いて構成とすることで、上述の図45および図46の情報機器などを高画質化することができ、また、低コスト化を実現できる。また、検査、調整を容易に実施することができる。
【0502】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【産業上の利用可能性】
【0503】
本開示は、COF上に連続接続状に形成する制御配線数を削減することができ、低コストで、歩留まりのよいEL表示装置として有用である。
【符号の説明】
【0504】
11 トランジスタ
11a 駆動用トランジスタ
11b トランジスタ
11c トランジスタ
11d トランジスタ
11e トランジスタ
12 ゲートドライバIC
12a ゲートドライバIC
12b ゲートドライバIC
14 ソースドライバIC
15 EL素子
16 画素
16W 画素
16a 画素
16b 画素
16c 画素
16d 画素
16e 画素
17 ゲート信号線
17a ゲート信号線
17b ゲート信号線
17c ゲート信号線
17d ゲート信号線
18 ソース信号線
19 コンデンサ
19a コンデンサ
19b コンデンサ
22 COF
22 フレキシブル基板
22a1 フレキシブル基板
22a2 フレキシブル基板
22g フレキシブル基板
22s COF
25 表示画面
30 封止基板
31 パネル基板
33 カラーフィルター
34 絶縁膜
35 表示画面
36 遮光膜
37 接続部
38 光散乱膜
40 アノード電極
43 カソード電極
44 低抵抗化配線
47 接着層
48 ガラス基板
49 EL表示パネル
51 シフトレジスタ
51a シフトレジスタ
51b シフトレジスタ
51c シフトレジスタ
51d シフトレジスタ
52 出力バッファ
53 ゲート信号線出力回路
53a ゲート信号線出力回路
53b ゲート信号線出力回路
53c ゲート信号線出力回路
53d ゲート信号線出力回路
54 アレイ接続配線
71 接続端子(第2の接続部)
72 ドライバ出力端子(制御端子)
73 ドライバ入力端子(ドライバ端子)
73a ドライバ入力端子(ドライバ端子)
73a1 ドライバ入力端子
73a2 ドライバ入力端子
73b ドライバ入力端子(ドライバ端子)
73b1 ドライバ入力端子
73b2 ドライバ入力端子
74 COF配線
74a COF配線(連続接続線)
74a1 COF配線
74a2 COF配線
74b COF配線(連続接続線)
74b2 COF配線
74c COF配線(連続接続線)
74c1 COF配線
74d COF配線(端子接続線)
74e COF配線(端子接続線)
74f1 COF配線
74f2 COF配線
75 接続端子
75a 接続端子(第1の接続部)
75b 接続端子(第3の接続部)
75c 接続端子(ゲート信号接続部)
76 操作端子(ゲート信号出力端子)
76a 操作端子
76b 操作端子
91 パネル配線
91a パネル配線
91a1 パネル配線
91a2 パネル配線
91b パネル配線
91b1 パネル配線
91c パネル配線
101 電圧・信号入力部
141 ブロック
161 切り替え回路
261 入力制御配線
261a 入力制御配線
261b 入力制御配線
262 内部配線
262a 内部配線
262b 内部配線
262c 内部配線
271 双方向バッファ
271a 双方向バッファ
271b 双方向バッファ
481 デジタルレシーバー
482 ガンマ設定回路
483 シフトレジスタ
484 ラッチ回路
485 遅延回路
486 DA変換回路
487 バッファ回路
488 スイッチ回路
491 表示装置
492 筐体
493 保持台
501 シャッター
502 ビューファインダ
503 カーソル
511 キーボード
512 タッチパッド
a 軌跡
b 軌跡
c 軌跡
A1 ブロック
A2 ブロック
A3 ブロック
A4 ブロック
AB ブロック
B1 ブロック
B2 ブロック
C1 操作端子
C2 ブロック
C6 操作端子
C7 操作端子
C8 操作端子
Clk クロック
Clk2 クロックデータ
ClkB1 クロック
ClkB2 クロック
Dat データ
DIO1 スタートパルス
E1 電圧回路
E2 電圧回路
Enb イネーブル
EnbB1 イネーブル端子
EnbB2 イネーブル端子
Gb ゲート信号線
LV0A 差動入力信号
RTA 赤外線
S1a ドライバ入力端子
S2b ドライバ入力端子
S3b ドライバ入力端子
Ta 印加期間
Tb 印加期間
Tc 期間
Va リセット電圧
Vs 映像信号
Vdd アノード電圧
Vdd ロジック電圧
Vinit イニシャル電圧
Voff オフ電圧
Voff1 電圧印加端子
Von オン電圧
VonA オン電圧
VonB オン電圧
Vss カソード電圧
Vss グランド電圧
Vref リセット電圧
Y1 ソース信号線
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20A】
【図20B】
【図21】
【図22A】
【図22B】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30A】
【図30B】
【図31A】
【図31B】
【図32A】
【図32B】
【図33A】
【図33B】
【図34A】
【図34B】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【国際調査報告】