(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】2019523565
(43)【公表日】20190822
(54)【発明の名称】薄膜トランジスタの製造方法
(51)【国際特許分類】
   H01L 21/336 20060101AFI20190726BHJP
   H01L 29/786 20060101ALI20190726BHJP
【FI】
   !H01L29/78 616K
【審査請求】有
【予備審査請求】未請求
【全頁数】25
(21)【出願番号】2019505517
(86)(22)【出願日】20160829
(85)【翻訳文提出日】20190201
(86)【国際出願番号】CN2016097132
(87)【国際公開番号】WO2018039856
(87)【国際公開日】20180308
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JP,KE,KG,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US
(71)【出願人】
【識別番号】516013631
【氏名又は名称】シェンジェン ロイオル テクノロジーズ カンパニー リミテッド
【氏名又は名称原語表記】SHENZHEN ROYOLE TECHNOLOGIES CO., LTD.
【住所又は居所】中華人民共和国 グァンドン シェンジェン ロンガン・ディストリクト チンリン・ウェスト・ロード オーバシーズ・ハイテク・ベンチャー・パーク 1 ルーム 320
(74)【代理人】
【識別番号】100121728
【弁理士】
【氏名又は名称】井関 勝守
(74)【代理人】
【識別番号】100165803
【弁理士】
【氏名又は名称】金子 修平
(74)【代理人】
【識別番号】100170900
【弁理士】
【氏名又は名称】大西 渉
(72)【発明者】
【氏名】ジャオ ジガン
【住所又は居所】中華人民共和国 518052 グァンドン シェンジェン ナンシャン・ディストリクト サイエンスアンドテクノロジーパーク クェユェン・ロード ナンバー15 クェァシン・サイエンス・パーク エー4−1501
(72)【発明者】
【氏名】ユィエン ゾ
【住所又は居所】中華人民共和国 518052 グァンドン シェンジェン ナンシャン・ディストリクト サイエンスアンドテクノロジーパーク クェユェン・ロード ナンバー15 クェァシン・サイエンス・パーク エー4−1501
(72)【発明者】
【氏名】ユ シャオジュン
【住所又は居所】中華人民共和国 518052 グァンドン シェンジェン ナンシャン・ディストリクト サイエンスアンドテクノロジーパーク クェユェン・ロード ナンバー15 クェァシン・サイエンス・パーク エー4−1501
(72)【発明者】
【氏名】ウェイ ポン
【住所又は居所】中華人民共和国 518052 グァンドン シェンジェン ナンシャン・ディストリクト サイエンスアンドテクノロジーパーク クェユェン・ロード ナンバー15 クェァシン・サイエンス・パーク エー4−1501
(72)【発明者】
【氏名】グプタ アミット
【住所又は居所】中華人民共和国 518052 グァンドン シェンジェン ナンシャン・ディストリクト サイエンスアンドテクノロジーパーク クェユェン・ロード ナンバー15 クェァシン・サイエンス・パーク エー4−1501
(72)【発明者】
【氏名】ル ピン
【住所又は居所】中華人民共和国 518052 グァンドン シェンジェン ナンシャン・ディストリクト サイエンスアンドテクノロジーパーク クェユェン・ロード ナンバー15 クェァシン・サイエンス・パーク エー4−1501
(72)【発明者】
【氏名】チョン ティナ
【住所又は居所】中華人民共和国 518052 グァンドン シェンジェン ナンシャン・ディストリクト サイエンスアンドテクノロジーパーク クェユェン・ロード ナンバー15 クェァシン・サイエンス・パーク エー4−1501
(72)【発明者】
【氏名】ルオ ハオジュン
【住所又は居所】中華人民共和国 518052 グァンドン シェンジェン ナンシャン・ディストリクト サイエンスアンドテクノロジーパーク クェユェン・ロード ナンバー15 クェァシン・サイエンス・パーク エー4−1501
(72)【発明者】
【氏名】ユ エリック カイ−シャン
【住所又は居所】中華人民共和国 518052 グァンドン シェンジェン ナンシャン・ディストリクト サイエンスアンドテクノロジーパーク クェユェン・ロード ナンバー15 クェァシン・サイエンス・パーク エー4−1501
【テーマコード(参考)】
5F110
【Fターム(参考)】
5F110AA30
5F110CC07
5F110DD01
5F110DD06
5F110FF02
5F110FF03
5F110FF04
5F110GG01
5F110GG02
5F110GG13
5F110GG15
5F110HK02
5F110QQ02
(57)【要約】
【課題】薄膜トランジスタの製造方法を提供する。
【解決手段】基板の表面上にゲート電極を形成するステップと、ゲート電極及び基板の表面を覆ってゲート絶縁層を形成するステップと、ゲート電極の上方に活性層を形成するステップと、活性層の中部に投影されるエッチングバリア層を形成するステップと、活性層、エッチングバリア層及びゲート絶縁層の上に金属層を形成するステップと、金属層の上に感光層を形成し、感光層に覆われ且つ第一領域に接続された第三領域を形成するステップと、感光層の一部を除去して、第三領域を覆う感光層を保留して第一領域の一部を露出させるステップと、露出された第一領域を除去し、エッチングバリア層の両側に位置し且つ残った感光層に接続され且つ残った感光層と同じ高さを有する残った第一領域を保留するとともに、エッチングバリア層を露出させるステップと、残った感光層を除去するステップと、を備える。
【選択図】図1
【特許請求の範囲】
【請求項1】
薄膜トランジスタの製造方法であって、
基板上にゲート電極、ゲート絶縁層及び活性層を形成するステップと、
前記ゲート絶縁層及び前記活性層の上に保護層を形成するステップと、
前記保護層をパターニングして前記活性層上にエッチングバリア層を形成するステップと、
前記活性層、前記エッチングバリア層及び前記ゲート絶縁層の上に金属層を形成するステップと、
前記金属層の第一領域の上に感光層を塗布するステップと、
前記感光層の一部を除去して前記エッチングバリア層を覆う前記金属層の第一領域の一部を露出させるステップと、
前記金属層を除去して前記エッチングバリア層の一部を露出させるステップと、を備える、
ことを特徴とする薄膜トランジスタの製造方法。
【請求項2】
前記方法は、残った前記感光層を除去して残った金属層を露出させてソース電極及びドレイン電極を形成するステップをさらに備える、
ことを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
【請求項3】
前記方法は、前記エッチングバリア層を除去して前記薄膜トランジスタのチャネル領域を形成するステップをさらに備える、
ことを特徴とする請求項2に記載の薄膜トランジスタの製造方法。
【請求項4】
前記感光層の一部を除去して前記エッチングバリア層を覆う前記金属層の一部を露出させるステップ及び前記金属層を除去して前記エッチングバリア層の一部を露出させるステップは、
プラズマアッシングプロセスによって前記感光層の一部を除去して、前記エッチングバリア層を覆う前記第一領域の一部を露出させるとともに、残った前記感光層は前記金属層の第一領域の他の一部を覆い、且つ残った前記感光層は露出された一部の前記金属層の両側に位置し自己位置合わせ平面を形成するステップと、
エッチングプロセスによって露出された前記の第一領域の一部を除去して前記エッチングバリア層を露出させ、エッチングしてから残った前記金属層の表面と前記自己位置合わせ平面は同じ平面に位置するステップと、を備える、
ことを特徴とする請求項2又は3に記載の薄膜トランジスタの製造方法。
【請求項5】
前記金属層の第一領域の上に感光層を塗布するステップは、
前記金属層の第一領域の上にフォトレジストを形成し、前記フォトレジストをパターニングして前記感光層を形成し、前記感光層の正投影が前記活性層及び前記エッチングバリア層を覆うようにすることを備える、
ことを特徴とする請求項2に記載の薄膜トランジスタの製造方法。
【請求項6】
前記方法は、前記感光層の両側に露出された前記金属層における前記第一領域以外の部分を除去するステップをさらに備える、
ことを特徴とする請求項5に記載の薄膜トランジスタの製造方法。
【請求項7】
前記感光層の両側に露出された前記金属層の一部を除去することは、ウェットエッチング又はドライエッチングを採用することを特徴とする請求項6に記載の薄膜トランジスタの製造方法。
【請求項8】
前記保護層は、有機材料、無機材料、又は有機材料と無機材料の混合物であることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
【請求項9】
前記方法は、
前記保護層をパターニングして、前記ゲート絶縁層の上に前記エッチングバリア層の両側に位置する支持層を形成するステップと、
前記支持層の上に金属層を形成し且つ前記金属層の上に感光層を形成するステップと、
前記感光層の一部を除去して前記支持層の上に位置する前記金属層の一部を露出させるステップと、
前記金属層を除去して前記支持層の一部を露出させるステップと、
前記支持層を除去するステップと、をさらに備える、
ことを特徴とする請求項1〜4のいずれか一項に記載の薄膜トランジスタの製造方法。
【請求項10】
前記保護層をパターニングして、前記ゲート絶縁層の上にエッチングバリア層及び前記エッチングバリア層の両側に位置する支持層を形成するステップは、同じプロセスによって完成されることを特徴とする請求項9に記載の薄膜トランジスタの製造方法。
【請求項11】
前記支持層の上に金属層を形成し且つ前記金属層の上に感光層を形成するステップ、前記活性層、前記エッチングバリア層及び前記ゲート絶縁層の上に金属層を形成するステップ及び前記金属層の第一領域の上に感光層を塗布するステップは、同じプロセスによって完成されることを特徴とする請求項9に記載の薄膜トランジスタの製造方法。
【請求項12】
前記感光層の一部を除去して前記支持層の上に位置する前記金属層の一部を露出させるステップ及び前記感光層の一部を除去して前記エッチングバリア層を覆う前記金属層の一部を露出させるステップは、同じプロセスによって完成されることを特徴とする請求項9に記載の薄膜トランジスタの製造方法。
【請求項13】
前記金属層を除去して前記支持層の一部を露出させるステップ及び前記金属層を除去して前記エッチングバリア層の一部を露出させるステップは、同じプロセスによって完成されることを特徴とする請求項9に記載の薄膜トランジスタの製造方法。
【請求項14】
前記支持層を除去するステップは、先ず残った感光層を除去するステップを備えることを特徴とする請求項9に記載の薄膜トランジスタの製造方法。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、薄膜トランジスタの製造分野に関するものであり、特に薄膜トランジスタの製造方法に関するものである。
【背景技術】
【0002】
薄膜トランジスタ(thin film transistor,TFT)アレイ基板は、LCD又はAMOLEDのような異なるタイプのディスプレイスクリーンに広く使用されている。ディスプレイスクリーンの寸法がますます大きくなることにつれて、より高い解像度を獲得するためにTFTは大きな電流を必要とする。ボトムゲート型薄膜トランジスタである場合、活性層の電気的特性の安定を確保するように、エッチングバリア層(etching barrier layer)は活性層上に設置されて、製造過程で活性層を保護するために用いられる。しかしながら、従来のTFTの設置方式の影響を受けて、エッチングバリア層はソース電極/ドレイン電極と活性層との間に形成されたチャネルの長さを増加するので、ディスプレイの解像度に影響を与える。
【発明の概要】
【0003】
本発明の実施形態は、薄膜トランジスタの製造方法を提供して、エッチングバリア層がソース電極及びドレイン電極に接続されてチャネルの長さを増加するので、大きな寄生容量(straycapacitance)が発生して解像度に影響を与える技術的問題を解決することができる。
【0004】
本発明に係わる薄膜トランジスタの製造方法は、
基板上にゲート電極、ゲート絶縁層及び活性層を形成するステップと、
前記ゲート絶縁層及び前記活性層の上に保護層を形成するステップと、
前記保護層をパターニングして前記活性層上にエッチングバリア層を形成するステップと、
前記活性層、前記エッチングバリア層及び前記ゲート絶縁層の上に金属層を形成するステップと、
前記金属層の第一領域に感光層を塗布するステップと、
前記感光層の一部を除去して前記エッチングバリア層を覆う前記金属層の一部を露出させるステップと、
前記金属層を除去して前記エッチングバリア層の一部を露出させるステップと、
を備える。
【0005】
本願の薄膜トランジスタの製造方法は、金属層の上にフォトレジスト層を覆ってから、プラズマアッシングプロセス(plasma ashing process)によってエッチングバリア層の一部を除去することにより、除去しようとする金属層を限定してソース電極及びドレイン電極を形成し、エッチングバリア層とソース電極、ドレイン電極の自己位置合わせによって、ソース電極及びドレイン電極の位置を正確に画定することができ;且つ本願はソース電極とドレイン電極を活性層の上に直接に形成して、即ちソース電極及びドレイン電極と活性層との間に形成されたチャネルの長さを短縮するので、寄生容量の生成を減少することができる。
【図面の簡単な説明】
【0006】
以下、本発明の実施形態に係る技術的方案をより明確に説明するために、本発明の実施形態の説明に使用される図面について簡単に説明する。明らかに、以下説明される図面は、本発明の一部の実施形態だけのものであり、当業者であれば、これらの図面から創造的な努力なしに他の図面を得ることができる。
【図1】図1は、本発明の第一実施形態に係わる薄膜トランジスタの製造方法のフローチャートである。
【図2】図2は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図3】図3は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図4】図4は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図5】図5は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図6】図6は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図7】図7は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図8】図8は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図9】図9は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図10】図10は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図11】図11は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図12】図12は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図13】図13は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図14】図14は、本発明の第二実施形態に係わる薄膜トランジスタの製造方法のフローチャートである。
【図15】図15は、図14に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図16】図16は、図14に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図17】図17は、図14に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図18】図18は、図14に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図19】図19は、図14に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図20】図20は、図14に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【発明を実施するための形態】
【0007】
以下、本発明の実施形態の添付の図面を参照しながら、本発明の実施形態の技術的方案を明確且つ完全に説明する。
【0008】
本発明は、液晶ディスプレイ又は有機ディスプレイに使用される薄膜トランジスタを提供する。
【0009】
図1を参照すると、本発明の第一実施形態に係わる薄膜トランジスタの製造方法は、以下のステップを備える。
【0010】
ステップS1:基板上にゲート電極、ゲート絶縁層及び活性層を形成する。
【0011】
図2を一緒に参照すると、具体的には、ステップS11を備える。ステップS11:基板10を提供し、前記基板10の表面上にゲート電極11を形成する。ステップS12:前記ゲート電極11及び前記基板10の表面の上にゲート絶縁層12を形成する(図3を参照してください)。前記基板10は、可撓性材料からなる。前記基板10は、ポリイミド(polyimide)又はポリエチレンナフタレート(polyethylenenaphthalate)からなる。他の実施形態において、前記基板30は、可撓性基材層と、前記可撓性基材層を支持する支持層とを備える。前記支持層は、ガラス、金属、シリコン、又はプラスチック材料からなる。前記ゲート電極11は、前記基板10の表面に金属材料を塗布してから、パターニングプロセスにより余剰部分を除去することにより形成される。以下のステップにおけるパターニングプロセスは、フォトマスク、現像、エッチングなどの従来のパターンを形成するプロセスを含む。
【0012】
図4と図5を参照してください。ステップS13:前記ゲート絶縁層12の上における前記ゲート電極11の上方に活性層13を形成する。具体的には、前記ゲート絶縁層12における前記基板10と背離する表面に半導体層102を形成し;前記半導体層102をパターニングして前記活性層13を形成する。前記活性層13は、前記ゲート電極11の真上に位置し且つその投影は前記ゲート電極11を覆うことができる。その中において、前記半導体層102の材料は、酸化インジウムガリウム亜鉛(IGZO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(InZnO)、酸化亜鉛錫(ZnSnO)、又は低温多結晶シリコン(low temperature polycrystalline silicon)、アモルファスシリコン(amorphous silicon)である。前記ゲート絶縁層12は、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸窒化シリコン(SiNxOy)の中の一種からなる。
【0013】
図6を参照してください。ステップS2:前記ゲート絶縁層12及び前記活性層13の上に保護層を形成する。前記保護層は、有機材料、無機材料、又は有機材料と無機材料の混合物ことができる。
【0014】
ステップS3:前記保護層12をパターニングして、前記活性層13の上にエッチングバリア層14を形成する。このステップは、具体的に、前記活性層13及び前記ゲート絶縁層12の上に有機層(図示せず)を形成してから、前記有機層をパターニングして前記活性層13の中央に位置するエッチングバリア層14を形成する。前記エッチングバリア層14は、前記活性層13を保護するために用いられる。前記エッチングバリア層の材料は、フォトレジスト又は他の感光性有機材料のような有機材料であり、これらは活性層13を損傷することなく溶剤や他の化学物質によって容易に除去されることができる。他の実施形態において、前記エッチングバリア層14は保留することができると理解されるべきである。
【0015】
図7を参照してください。ステップS4:前記活性層13、前記エッチングバリア層14及び前記ゲート絶縁層12の上に金属層15を形成する。前記金属層15は第一領域151及び第一領域151の対向する両側に接続される第二領域152を含み、前記第一領域151の正投影が前記エッチングバリア層14及び前記活性層13を覆う。
【0016】
具体的には、前記第一領域151及び前記第二領域152を形成する際、前記第一領域151で前記エッチングバリア層14の外表面及び前記活性層13の外表面全体を覆い、前記第二領域152は前記第一領域151に接続され且つ前記活性層13の両側に位置する。
【0017】
ステップS5:前記金属層15の第一領域151の上に感光層16を塗布する。図8を参照すると、このステップは、前記金属層15の第一領域151をフォトレジスト又は感光性有機材料で覆ってから、前記フォトレジスト又は前記感光性有機材料をパターニングして前記感光層16を形成し、前記感光層16の正投影は前記活性層13及び前記エッチングバリア層14を覆う。前記感光層16は前記金属層15の第一領域151を覆う。
【0018】
ステップS6:前記感光層16の一部を除去して、前記エッチングバリア層14を覆う前記金属層15の第一領域151の一部を露出させる。
【0019】
図9を参照してください。このステップはステップS61を含み、前記感光層16の両側に露出された前記金属層15における第一領域151以外の部分を除去する。このステップは、ウェットエッチング又はドライエッチングによって前記第一領域151以外の金属層を除去することができ、残った前記第一領域151は前記感光層16によって覆われる。
【0020】
図10を参照してください。このステップはステップS62を含み、前記感光層16の一部を除去して、前記第一領域151の一部を露出させる。このステップにおいて、プラズマアッシングプロセスによって前記感光層16の一部を除去して、前記エッチングバリア層14を覆う前記第一領域151の一部を露出させるとともに、残った前記感光層は前記金属層の第一領域の他の一部を覆い、且つ残った前記感光層は露出された一部の前記金属層の両側に位置し自己位置合わせ平面162を形成する。具体的には、前記第一領域151は、ちょうど前記活性層に投影される部分と、ちょうど前記活性層の両側に投影される領域153と、を含む。前記感光層16の一部を除去して、ちょうど前記活性層13に投影される前記第一領域の一部を露出させ、露出された第一領域151はほぼ逆U字形を呈し且つ残った前記感光層16より高い。残った感光層16は領域153の上に位置し自己位置合わせ平面162を形成する。このステップは、マスクモードのパターニング工程を省略する。プラズマアッシングプロセスによって前記感光層16の一部を除去することにより、製造工程において前記活性層13や前記金属層15に異物などの汚染物質が混入することを避けることができる。
【0021】
図11を参照してください。ステップS7:前記金属層15を除去して、前記エッチングバリア層14の一部を露出させる。エッチングプロセスによって露出された前記金属層15の第一領域151の一部を除去して前記エッチングバリア層14を露出させる。エッチングしてから、残った前記金属層の表面154と前記自己位置合わせ平面162は同じ平面に位置する。
【0022】
図12を参照してください。ステップS8:残った前記感光層を除去して残った前記金属層を露出させて、ソース電極及びドレイン電極を形成する。
【0023】
前記エッチングバリア層14の片側に位置する残った第一領域とそれに接続される領域153はソース電極17を形成し、前記エッチングバリア層14の他の片側に位置する残った第一領域とそれに接続される領域153はドレイン電極18を形成する。このステップは、パターニングプロセスによって露出された第一領域151を除去し、前記エッチングバリア層14の両側に位置する、領域153に接続された残った第一領域151を残し、残った第一領域151及び前記領域153はドレイン電極18及びソース電極17を構成する。
【0024】
このステップは、
露出された第一領域の表面と残った感光層の表面にフォトレジスト層を塗布するステップと、
前記フォトレジスト層をパターニングして、露出された第一領域を覆う前記フォトレジスト層の一部を除去するステップと、
残ったフォトレジスト層をマスクとして残った感光層を保護し、露出された第一領域をエッチングするステップと、
残った前記フォトレジスト層を剥離して、残った第一領域を形成するステップと、
を備える。
【0025】
この方法は、さらにステップ9を備える。ステップ9:残った感光層16を除去して前記ソース電極17及び前記ドレイン電極18を露出させる。残った感光層とは、残った第一領域を覆う感光層を指す。前記ソース電極17と前記ドレイン電極18は間隔を置いて設置され且つ前記活性層13の対向する両側に接続される。
【0026】
図13を参照すると、この方法は、ステップS10(図1に示されていない)をさらに備えることができる。ステップS10:前記エッチングバリア層を除去して前記薄膜トランジスタのチャネル領域を形成する。具体的には、パターニングプロセスによって前記エッチングバリア層14を除去して、前記ソース電極17と前記ドレイン電極18との間の隙間を露出させる。このステップは、同時に前記ソース電極17及び前記ドレイン電極18における前記エッチングバリア層14に接続された部分を平坦化することを備える。
【0027】
他の実施形態において、ステップS10を備えなくてもよい。エッチングバリア層は除去されず、前記薄膜トランジスタのチャネル領域に保留される。エッチングバリア層を保留すると、最後にエッチングバリア層をフォトリソグラフィすることを必要としない。従ってマスクの使用回数を減少し、プロセスフローを減少し、保留されたエッチングバリア層は薄膜トランジスタ全体の強度を高めることができる。
【0028】
本願の薄膜トランジスタの製造方法は、金属層上にエッチングバリア層を覆ってから、プラズマアッシングプロセスによって感光層16の一部を除去することにより除去しようとする金属層を限定してソース電極17及びドレイン電極18を形成し、エッチングバリア層を介してソース電極17、ドレイン電極18の自己位置合わせによって、ソース電極とドレイン電極の位置を正確に画定することができる。また、フォトマスクによってエッチングバリア層上にエッチングバリア層の一部に接続されるソース電極及びドレイン電極を形成する従来の技術に比べて、本願はソース電極とドレイン電極を直接に活性層13の上に形成して、ソース電極17及びドレイン電極18と活性層13との間に形成されたチャネルの長さを短縮するので、寄生容量の生成を減少することができ、さらにフォトマスクパターニングプロセスを減少するので、プロセスフローを減少し、コストを低減する。
【0029】
図14を参照すると、第一実施形態と異なり、本発明の第二実施形態において、エッチングバリア層44を形成するとともに支持層45及び支持層46を形成する。本実施形態において、2つの支持層を有し、最後に活性層43に接続されたソース電極及びドレイン電極を形成する。具体的なステップは以下の通りである。上述した第一実施形態と同じステップに関する説明を省略する。前記薄膜トランジスタの製造方法は、以下のステップを備える。
【0030】
ステップS20:ゲート絶縁層及び活性層の上に保護層を形成する。前記保護層は、有機材料、無機材料、又は有機材料と無機材料の混合物ことができる。ステップS20の前に基板上にゲート電極、ゲート絶縁層及び活性層を形成するステップは、第一実施形態のステップS1の方法と同じであり、本実施形態は第一実施形態の図1〜図3を参照することができる。
【0031】
図15を参照してください。ステップS21:前記保護層をパターニングして、前記ゲート絶縁層12の上にエッチングバリア層44及び前記エッチングバリア層44の両側に位置する支持層45、46を形成する。エッチングバリア層44及び支持層45、46を形成することは同じプロセスによって完成される。即ち、本実施形態において、エッチングバリア層44を形成する際、その両側の支持層45、46も一緒に形成され、従ってフォトマスクの使用回数を減少し、プロセスフローを減少する。
【0032】
図16及び図17を参照してください。ステップS22:前記エッチングバリア層44、前記支持層45、46の上に金属層47を形成し、且つ前記金属層47の上に感光層48を形成する。感光層は、平坦化機能を有する有機層で替えることができる。このステップ、前記活性層、前記エッチングバリア層及び前記ゲート絶縁層の上に金属層を形成する前記ステップS4、及び前記金属層の第一領域の上に感光層を塗布する前記ステップS5は、全て同じプロセスによって完成される。即ち、ステップS4の金属層も支持層を覆い、支持層上の金属層は感光層又は有機平坦化層に覆われるので、プロセスフローを減少することができる。
【0033】
図18を参照してください。ステップS23:同じプロセスによって前記感光層48の一部を除去して前記支持層45、46及び前記エッチングバリア層44の上に位置する前記金属層47の一部を露出させる。このステップ及び前記感光層の一部を除去して前記エッチングバリア層を覆う前記金属層の第一領域の一部を露出させるステップS6は同じプロセスによって完成される。このステップの別の実施形態は、有機感光性平坦化層を塗布してから、不完全露光及び対応する現像によって、支持層及びエッチングバリア層の上の有機感光性平坦化層を選択的に除去することである。
【0034】
図19を参照してください。ステップS24:前記金属層47を除去して、前記支持層45,46の一部と前記エッチングバリア層44の一部を露出させる。このステップは同じプロセスによって完成されるので、フォトマスクの使用回数を減少し、プロセスプローを減少する。
【0035】
本実施形態は、前記支持層を除去するステップS25を備えることができる。前記支持層を除去するステップは、先ず残った感光層を除去するステップを備える。他の実施形態において、前記支持層を保留することができ、支持層を保留すると、支持層に対してフォトリソグラフィすることを必要としない。従ってフォトマスクの使用回数を減少し、プロセスプローを減少し、且つ保留された支持層は薄膜トランジスタ全体の強度を高めることができる。
【0036】
以上は本発明の好適な実施形態であり、当業者であれば、本発明の原理を逸脱しない範囲内でいろいろな修正及び変更を行うことができ、このような修正及び変更も本発明の保護範囲に属することは理解されるべきである。

【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【手続補正書】
【提出日】20190201
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、薄膜トランジスタの製造分野に関するものであり、特に薄膜トランジスタの製造方法に関するものである。
【背景技術】
【0002】
薄膜トランジスタ(thin film transistor,TFT)アレイ基板は、LCD又はAMOLEDのような異なるタイプのディスプレイスクリーンに広く使用されている。ディスプレイスクリーンの寸法がますます大きくなることにつれて、より高い解像度を獲得するためにTFTは大きな電流を必要とする。ボトムゲート型薄膜トランジスタである場合、活性層の電気的特性の安定を確保するように、エッチングバリア層(etching barrier layer)は活性層上に設置されて、製造過程で活性層を保護するために用いられる。しかしながら、従来のTFTの設置方式の影響を受けて、エッチングバリア層はソース電極/ドレイン電極と活性層との間に形成されたチャネルの長さを増加するので、ディスプレイの解像度に影響を与える。
【発明の概要】
【0003】
本発明の実施形態は、薄膜トランジスタの製造方法を提供して、エッチングバリア層がソース電極及びドレイン電極に接続されてチャネルの長さを増加するので、大きな寄生容量(straycapacitance)が発生して解像度に影響を与える技術的問題を解決することができる。
【0004】
本発明に係わる薄膜トランジスタの製造方法は、
基板上にゲート電極、ゲート絶縁層及び活性層を形成するステップと、
前記ゲート絶縁層及び前記活性層の上に保護層を形成するステップと、
前記保護層をパターニングして前記活性層上にエッチングバリア層を形成するステップと、
前記活性層、前記エッチングバリア層及び前記ゲート絶縁層の上に金属層を形成するステップと、
前記金属層の第一領域に感光層を塗布するステップと、
前記感光層の一部を除去して前記エッチングバリア層を覆う前記金属層の第一領域の一部を露出させるステップと、
前記金属層を除去して前記エッチングバリア層の一部を露出させるステップと、
を備える。
【0005】
本願の薄膜トランジスタの製造方法は、金属層でエッチングバリア層を覆ってから、プラズマアッシングプロセス(plasma ashing process)によって光層の一部を除去することにより、除去しようとする金属層を限定してソース電極及びドレイン電極を形成し、感光層とソース電極、ドレイン電極の自己位置合わせによって、ソース電極及びドレイン電極の位置を正確に画定することができ;且つ本願はソース電極とドレイン電極を活性層の上に直接に形成して、即ちソース電極及びドレイン電極と活性層との間に形成されたチャネルの長さを短縮するので、寄生容量の生成を減少することができる。
【図面の簡単な説明】
【0006】
以下、本発明の実施形態に係る技術的方案をより明確に説明するために、本発明の実施形態の説明に使用される図面について簡単に説明する。明らかに、以下説明される図面は、本発明の一部の実施形態だけのものであり、当業者であれば、これらの図面から創造的な努力なしに他の図面を得ることができる。
【図1】図1は、本発明の第一実施形態に係わる薄膜トランジスタの製造方法のフローチャートである。
【図2】図2は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図3】図3は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図4】図4は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図5】図5は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図6】図6は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図7】図7は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図8】図8は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図9】図9は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図10】図10は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図11】図11は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図12】図12は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図13】図13は、図1に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図14】図14は、本発明の第二実施形態に係わる薄膜トランジスタの製造方法のフローチャートである。
【図15】図15は、図14に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図16】図16は、図14に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図17】図17は、図14に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図18】図18は、図14に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図19】図19は、図14に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【図20】図20は、図14に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
【発明を実施するための形態】
【0007】
以下、本発明の実施形態の添付の図面を参照しながら、本発明の実施形態の技術的方案を明確且つ完全に説明する。
【0008】
本発明は、液晶ディスプレイ又は有機ディスプレイに使用される薄膜トランジスタを提供する。
【0009】
図1を参照すると、本発明の第一実施形態に係わる薄膜トランジスタの製造方法は、以下のステップを備える。
【0010】
ステップS1:基板上にゲート電極、ゲート絶縁層及び活性層を形成する。具体的には、ステップS1は、以下のステップS11〜S13を備える。
【0011】
図2を参照してください。ステップS11:基板10を提供し、前記基板10の表面上にゲート電極11を形成する。ステップS12:前記ゲート電極11及び前記基板10の表面の上にゲート絶縁層12を形成する(図3を参照してください)。前記基板10は、可撓性材料からなる。前記基板10は、ポリイミド(polyimide)又はポリエチレンナフタレート(polyethylenenaphthalate)からなる。他の実施形態において、前記基板10は、可撓性基材層と、前記可撓性基材層を支持する支持層とを備える。前記支持層は、ガラス、金属、シリコン、又はプラスチック材料からなる。前記ゲート電極11は、前記基板10の表面に金属材料を塗布してから、パターニングプロセスにより余剰部分を除去することにより形成される。以下のステップにおけるパターニングプロセスは、フォトマスク、現像、エッチングなどの従来のパターンを形成するプロセスを含む。
【0012】
図4と図5を参照してください。ステップS13:前記ゲート絶縁層12の上における前記ゲート電極11の上方に活性層13を形成する。具体的には、前記ゲート絶縁層12における前記基板10と背離する表面に半導体層102を形成し;前記半導体層102をパターニングして前記活性層13を形成する。前記活性層13は、前記ゲート電極11の真上に位置し且つその投影は前記ゲート電極11を覆うことができる。その中において、前記半導体層102の材料は、酸化インジウムガリウム亜鉛(IGZO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(InZnO)、酸化亜鉛錫(ZnSnO)、又は低温多結晶シリコン(low temperature polycrystalline silicon)、アモルファスシリコン(amorphous silicon)である。前記ゲート絶縁層12は、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸窒化シリコン(SiNxOy)の中の一種からなる。
【0013】
図6を参照してください。ステップS2:前記ゲート絶縁層12及び前記活性層3の上に保護層を形成する。前記保護層は、有機材料、無機材料、又は有機材料と無機材料の混合物ことができる。
【0014】
ステップS3:前記保護層パターニングして、前記活性層13の上にエッチングバリア層14を形成する。このステップは、具体的に、前記活性層13及び前記ゲート絶縁層12の上に有機層(図示せず)を形成してから、前記有機層をパターニングして前記活性層13の中央に位置するエッチングバリア層14を形成する。前記エッチングバリア層14は、前記活性層13を保護するために用いられる。前記エッチングバリア層14の材料は、フォトレジスト又は他の感光性有機材料のような有機材料であり、これらは活性層13を損傷することなく溶剤や他の化学物質によって容易に除去されることができる。他の実施形態において、前記エッチングバリア層14は保留することができると理解されるべきである。
【0015】
図7を参照してください。ステップS4:前記活性層13、前記エッチングバリア層14及び前記ゲート絶縁層12の上に金属層15を形成する。前記金属層15は第一領域151及び第一領域151の対向する両側に接続される第二領域152を含み、前記第一領域151の正投影が前記エッチングバリア層14及び前記活性層13を覆う。
【0016】
具体的には、前記第一領域151及び前記第二領域152を形成する際、前記第一領域151で前記エッチングバリア層14の外表面及び前記活性層13の外表面全体を覆い、前記第二領域152は前記第一領域151に接続され且つ前記活性層13の両側に位置する。
【0017】
ステップS5:前記金属層15の第一領域151の上に感光層16を塗布する。図8を参照すると、このステップは、前記金属層15の第一領域151をフォトレジスト又は感光性有機材料で覆ってから、前記フォトレジスト又は前記感光性有機材料をパターニングして前記感光層16を形成し、前記感光層16の正投影は前記活性層13及び前記エッチングバリア層14を覆う。前記感光層16は前記金属層15の第一領域151を覆う。
【0018】
ステップS6:前記感光層16の一部を除去して、前記エッチングバリア層14を覆う前記金属層15の第一領域151の一部を露出させる。具体的には、ステップS6は、以下のステップS61、S62を備える。
【0019】
図9を参照してください。ステップS61前記感光層16の両側に露出された前記金属層15における第一領域151以外の部分を除去する。このステップは、ウェットエッチング又はドライエッチングによって前記第一領域151以外の金属層を除去することができ、保留された前記第一領域151は前記感光層16によって覆われる。
【0020】
図10を参照してください。ステップS62前記感光層16の一部を除去して、前記第一領域151の一部を露出させる。このステップにおいて、プラズマアッシングプロセスによって前記感光層16の一部を除去して、前記エッチングバリア層14を覆う前記第一領域151の一部を露出させるとともに、残った前記感光層16は前記金属層15の第一領域151の他の一部を覆い、且つ残った前記感光層16は露出された一部の前記金属層15の両側に位置し自己位置合わせ平面162を形成する。具体的には、前記第一領域151は、ちょうど前記活性層13に投影される第一部分と、ちょうど前記活性層13の両側に投影される第二部分153と、を含む。前記感光層16の一部を除去して、ちょうど前記活性層13に投影される前記第一領域151第一部分の一部を露出させ、露出された第一領域151の第一部分はほぼ逆U字形を呈し且つ残った前記感光層16より高い。残った感光層16は前記第一領域151の第二部分153の上に位置し自己位置合わせ平面162を形成する。このステップは、マスクモードのパターニング工程を省略する。プラズマアッシングプロセスによって前記感光層16の一部を除去することにより、製造工程において前記活性層13や前記金属層15に異物などの汚染物質が混入することを避けることができる。
【0021】
図11を参照してください。ステップS7:前記金属層15を除去して、前記エッチングバリア層14の一部を露出させる。エッチングプロセスによって露出された前記金属層15の第一領域151の一部を除去して前記エッチングバリア層14を露出させる。エッチングしてから、残った前記金属層の表面154と前記自己位置合わせ平面162は同じ平面に位置する。
【0022】
図12を参照してください。ステップS8:残った前記感光層16を除去して残った前記金属層15を露出させて、ソース電極17及びドレイン電極18を形成する。
【0023】
前記エッチングバリア層14の片側に位置する残った第一領域151の第一部分とそれに接続される第一領域151の第二部分153はソース電極17を形成し、前記エッチングバリア層14の他の片側に位置する残った第一領域151の第一部分とそれに接続される第一領域151の第二部分153はドレイン電極18を形成する。このステップは、パターニングプロセスによって露出された第一領域151の第一部分を除去し、前記エッチングバリア層14の両側に位置する、前記第一領域151の第二部分153に接続された残った第一領域151の第一部分を残し、残った第一領域151の第一部分及び前記第一領域151の第二部分153はドレイン電極18及びソース電極17を構成する。
【0024】
このステップは、
露出された第一領域151の表面と残った感光層16の表面にフォトレジスト層を塗布するステップと、
前記フォトレジスト層をパターニングして、露出された第一領域151を覆う前記フォトレジスト層の一部を除去するステップと、
残ったフォトレジスト層をマスクとして残った感光層16を保護し、露出された第一領域151をエッチングするステップと、
残った前記フォトレジスト層を剥離して、残った第一領域151を形成するステップと、
を備える。
【0025】
った感光層16とは、残った第一領域151を覆う感光層16を指す。前記ソース電極17と前記ドレイン電極18は間隔を置いて設置され且つ前記活性層13の対向する両側に接続される。
【0026】
図13を参照すると、この方法は、ステップS(図1に示されていない)をさらに備えることができる。ステップS:前記エッチングバリア層14を除去して前記薄膜トランジスタのチャネル領域を形成する。具体的には、パターニングプロセスによって前記エッチングバリア層14を除去して、前記ソース電極17と前記ドレイン電極18との間の隙間を露出させる。このステップは、同時に前記ソース電極17及び前記ドレイン電極18における前記エッチングバリア層14に接続された部分を平坦化することを備える。
【0027】
他の実施形態において、ステップSを備えなくてもよい。エッチングバリア層14は除去されず、前記薄膜トランジスタのチャネル領域に保留される。エッチングバリア層を保留すると、最後にエッチングバリア層14をフォトリソグラフィすることを必要としない。従ってマスクの使用回数を減少し、プロセスフローを減少し、保留されたエッチングバリア層14は薄膜トランジスタ全体の強度を高めることができる。
【0028】
本願の薄膜トランジスタの製造方法は、金属層15でエッチングバリア層14を覆ってから、プラズマアッシングプロセスによって感光層16の一部を除去することにより除去しようとする金属層15を限定してソース電極17及びドレイン電極18を形成し、感光層16とソース電極17、ドレイン電極18の自己位置合わせによって、ソース電極とドレイン電極の位置を正確に画定することができる。また、フォトマスクによってエッチングバリア層上にエッチングバリア層の一部に接続されるソース電極及びドレイン電極を形成する従来の技術に比べて、本願はソース電極17とドレイン電極18を直接に活性層13の上に形成して、ソース電極17及びドレイン電極18と活性層13との間に形成されたチャネルの長さを短縮するので、寄生容量の生成を減少することができ、さらにフォトマスクパターニングプロセスを減少するので、プロセスフローを減少し、コストを低減する。
【0029】
図14を参照すると、第一実施形態と異なり、本発明の第二実施形態において、エッチングバリア層44を形成するとともに支持層45及び支持層46を形成する。本実施形態において、2つの支持層を有し、最後に活性層43に接続されたソース電極及びドレイン電極を形成する。具体的なステップは以下の通りである。上述した第一実施形態と同じステップに関する説明を省略する。本発明の第二実施形態に係わる薄膜トランジスタの製造方法は、以下のステップを備える。
【0030】
ステップS20:ゲート絶縁層12及び活性層43の上に保護層を形成する。前記保護層は、有機材料、無機材料、又は有機材料と無機材料の混合物ことができる。ステップS20の前に基板上にゲート電極、ゲート絶縁層及び活性層を形成するステップは、第一実施形態のステップS1同じであり、本実施形態は第一実施形態の図1〜図を参照することができる。
【0031】
図15を参照してください。ステップS21:前記保護層をパターニングして、前記ゲート絶縁層12の上にエッチングバリア層44及び前記エッチングバリア層44の両側に位置する支持層45、46を形成する。エッチングバリア層44及び支持層45、46を形成することは同じプロセスによって完成される。即ち、本実施形態において、エッチングバリア層44を形成する際、その両側の支持層45、46も一緒に形成され、従ってフォトマスクの使用回数を減少し、プロセスフローを減少する。
【0032】
図16及び図17を参照してください。ステップS22:前記エッチングバリア層44、前記支持層45、46の上に金属層47を形成し、且つ前記金属層47の上に感光層48を形成する。感光層は、平坦化機能を有する有機層で替えることができる。このステップ、前記活性層、前記エッチングバリア層及び前記ゲート絶縁層の上に金属層を形成する前記ステップS4、及び前記金属層の第一領域の上に感光層を塗布する前記ステップS5は、全て同じプロセスによって完成される。即ち、ステップS4の金属層も支持層を覆い、支持層上の金属層は感光層又は有機平坦化層に覆われるので、プロセスフローを減少することができる。
【0033】
図18を参照してください。ステップS23:同じプロセスによって前記感光層48の一部を除去して前記支持層45、46及び前記エッチングバリア層44の上に位置する前記金属層47の一部を露出させる。このステップ及び前記感光層の一部を除去して前記エッチングバリア層を覆う前記金属層の第一領域の一部を露出させるステップS6は同じプロセスによって完成される。このステップの別の実施形態は、有機感光性平坦化層を塗布してから、不完全露光及び対応する現像によって、支持層及びエッチングバリア層の上の有機感光性平坦化層を選択的に除去することである。
【0034】
図19を参照してください。ステップS24:前記金属層47を除去して、前記支持層45,46の一部と前記エッチングバリア層44の一部を露出させる。このステップは同じプロセスによって完成されるので、フォトマスクの使用回数を減少し、プロセスプローを減少する。
【0035】
本実施形態は、前記支持層を除去するステップS25を備えることができる。前記支持層を除去するステップは、先ず残った感光層を除去するステップを備える。他の実施形態において、前記支持層を保留することができ、支持層を保留すると、支持層に対してフォトリソグラフィすることを必要としない。従ってフォトマスクの使用回数を減少し、プロセスプローを減少し、且つ保留された支持層は薄膜トランジスタ全体の強度を高めることができる。
【0036】
以上は本発明の好適な実施形態であり、当業者であれば、本発明の原理を逸脱しない範囲内でいろいろな修正及び変更を行うことができ、このような修正及び変更も本発明の保護範囲に属することは理解されるべきである。
【手続補正2】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項4
【補正方法】変更
【補正の内容】
【請求項4】
前記感光層の一部を除去して前記エッチングバリア層を覆う前記金属層の第一領域の一部を露出させるステップ及び前記金属層を除去して前記エッチングバリア層の一部を露出させるステップは、
プラズマアッシングプロセスによって前記感光層の一部を除去して、前記エッチングバリア層を覆う前記第一領域の一部を露出させるとともに、残った前記感光層は前記金属層の第一領域の他の一部を覆い、且つ残った前記感光層は露出された一部の前記金属層の両側に位置し自己位置合わせ平面を形成するステップと、
エッチングプロセスによって露出された前記の第一領域の一部を除去して前記エッチングバリア層を露出させ、エッチングしてから残った前記金属層の表面と前記自己位置合わせ平面は同じ平面に位置するステップと、
を備えることを特徴とする請求項2又は3に記載の薄膜トランジスタの製造方法。
【手続補正3】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項9
【補正方法】変更
【補正の内容】
【請求項9】
前記方法は、
前記保護層をパターニングして、前記ゲート絶縁層の上にエッチングバリア層及び前記エッチングバリア層の両側に位置する支持層を形成するステップと、
前記支持層の上に金属層を形成し且つ前記金属層の上に感光層を形成するステップと、
前記感光層の一部を除去して前記支持層の上に位置する前記金属層の一部を露出させるステップと、
前記金属層を除去して前記支持層の一部を露出させるステップと、
前記支持層を除去するステップと、
をさらに備えることを特徴とする請求項1〜4のいずれか一項に記載の薄膜トランジスタの製造方法。
【手続補正4】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項12
【補正方法】変更
【補正の内容】
【請求項12】
前記感光層の一部を除去して前記支持層の上に位置する前記金属層の一部を露出させるステップ及び前記感光層の一部を除去して前記エッチングバリア層を覆う前記金属層の一領域の一部を露出させるステップは、同じプロセスによって完成されることを特徴とする請求項9に記載の薄膜トランジスタの製造方法。

【手続補正書】
【提出日】20190312
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正の内容】
【図1】
【国際調査報告】